2017年长沙理工大学J0504数字电子技术基础(同等学力加试)复试实战预测五套卷
● 摘要
一、简答题
1． FPLA 和D 触发器组成时序电路如图 （a ）所示，要求：
（1）写出各触发器激励方程和输出方程；
（2）分析电路逻辑功能，画出全状态转移图，说明电路能否自启动。
图 （a ）时序电路
【答案】（1）根据FPLA 与或阵列的关系，可直接得到各触发器的激励方程和输出方程：
（2）又D 触发器的特性方程为，故可得到电路状态转换表如表所列。
表 状态转换表
状态转换图如图 （b ）所示。
图 （b ）
由状态图可知，该电路是能够自启动的同步六进制计数器。
2． 综合分析图1所示电路。要求：
图1
（1）说明555定时器构成什么电路？
（2）说明74LS160构成多少进制计数器？
（3）说明RAM 在此处于什么工作状态，起什么作用？
（4）写出转换器CB7520的输出表达式（与之间的关系）；
（5）画出输出电压的波形图（要求画一个完整的循环）。
【答案】（1）555定时器构成多谐振荡器，发出矩形波；
（2）74LS160构成九进制计数器，状态转换图如图2（a ）所示：
图2（a ）
（3）RAM 处于读出状态，将
（4）
（5）输出电压波形图如图2（b ）所示：
单元的内容循环读出；
图2（b ）
3． 设计一个8421 BCD码乘以5的组合电路，其输出也是8421 BCD码，并证明实现该电路不需使用任何门电路。
【答案】设1位十进制数（即1位8421 BCD码）为5后最大值为（2位十进制数），因此设乘以5后的积为
除以2即是
对于个位数即中的“与此时的
所以，电路实现如下图所示。 单向“右移”之值，变为当其最大值为乘以其中U 所表示个位，D 表示十位。由于乘以5之后，积的十位数等于个位数除以2 （例如8×5=40, 十位数4等于个位数8 ÷ 2）, 而以十位数乘5后个位一定为
时，即为偶数时（至少为2）, 当=1时，即为奇数时，乘5后个位一定等于5,
即同值，综上述归纳得知：
相关内容
相关标签