2018年华中科技大学武汉国家光电实验室831电子技术基础之电子技术基础-数字部分考研基础五套测试题
● 摘要
一、分析计算题
1． 试设计一个3位同步二进制计数器，该电路有一个控制输入信号X 。当X=0时，计数器做加1操作:当X=1时，计数器做加2操作。
（1）画出完整的状态转换图。
（2）用D 触发器实现该计数器。
（i ）需要多少个D 触发器？
（ii ）导出各触发器的驱动方程。
（iii ）用与非门实现最低位触发器的驱动方程。
【答案】（1）三位二进制计数器共有八个有效状态，分别用
转换图如图1所示:
表示，完整的状态
图1
（2）（i ）共八个有效状态，需三个触发器。
（ii ）用的卡诺图如图2所示:
分别表示根据状态转换图，写出次态逻辑函数
图2
化简得:
专注考研专业课13年，提供海量考研优质文档！
用D 触发器实现，则驱动方程为
二、简答题
2． 分析下列时序电路如图逻辑功能，同步计数器74L163的逻辑功能如表所示。试写出图中74LS163输出信号QDQCQBQA 的状态转化图或表。（注：译码器）
图
表
74LS163的功能表
【答案】当计数器的值为0001到01113.2004时，译码器不作用，输出为1，并接到计数器的输入LD-L 。
当计数到1000时，译码器输出0电平，计数器被异步置数1111。1000状态为暂态。
当计数器变为1111，译码器输出0电平，且RCO=l，计数器再次被置成0001。
故计数过程为：
专注考研专业课13年，提供海量考研优质文档！
3． 已知某同步时序电路如图1所示。
（1）分析该电路，说明其逻辑功能。
（2）改用时序PLA 实现之，画出逻辑图（PLA 中的触发器仍为后沿触发的JK 触发器）。
图1
【答案】（1）由图1知，4个触发器组成单向右移移位寄存器，X 是串行输入数据，CP 是
移位脉冲，CLR 是清0信号。由电路图求得输出F 为
：
可见，这是一个串行数据检测电路，当连续4个输入中有3个或4个1时输出F=l。
（2）该电路的PLA 实现如图2所示。
图2 PLA 实现
4． 用PLA 实现全减器，画出阵列图。
【答案】（1）列出真值表如表所列，卡诺图如图所示。