● 摘要
AD转换器是现代通信、雷达、声纳以及众多消费电子产品中的关键器件。作为模拟与数字电路的接口电路的关键，高性能的模数转换器对设计系统的实现至关重要，而当今科学技术的发展对AD转换器性能，特别是速度上的要求越来越高，甚至成为决定设备性能的关键因素。 本文对现今的各种高速的模数转换器的结构进行了分析，并选择了全并行结构（Flash）模数转换器作为设计课题的研究方向，论文从原理入手，系统分析了全并行结构的模数转换器的功能与特性，根据功能划分各个子模块并分别就各个子模块予以研究，在全并行模数转换理论的研究基础上着手实际电路的设计。高速模数转换集成电路设计对电路模块的失调电压、带宽等性能有很高的要求，因此本文针对各个模块的设计分别进行了具体分析和优化，设计出高速动态比较器和相应的纠错电路。 本文利用高速动态比较器设计了一个3比特的高速低功耗全并行ADC核，该ADC核可以应用到分级型和流水线型结构的ADC中实现更高的转换位数。该3比特ADC核采用了ROM结构取代3/8译码电路，解决了高速ADC的编码电路问题。采用SMIC的0.18CMOS工艺模型，用Cadence软件进行仿真，该3比特ADC速度高达100Msps。