● 摘要
计算机系统中各个功能部件的数据通信是通过总线来实现的，所以总线的速度对于计算机的性能有着巨大的影响。目前应用最广泛的系统总线是PCI（Peripheral Component Interconnect）总线，工作于33MHz频率，传输带宽为133Mbps，已经无法满足目前日益增长的外设对总线速度的要求，成为了限制计算机系统发展的瓶颈。在这样的背景下，开发彻底代替PCI的新一代总线成为了IT（Information Technology,信息技术）界的当务之急。PCI Express是被工业界认同的第三代高性能输入/输出总线标准，采用基于报文交换的点对点串行传输技术、基于交换的拓扑结构、热插拔功能、电源管理和传输错误检测功能，具有高达2.5Gbps的数据传输率。这些在总线结构上的根本性变革可以较好地解决目前被广泛使用的PCI总线所面临的各种问题。因此，PCI Express总线一旦被工业界广泛应用，必将极大地促进微机技术的发展。笔者有幸参与遵从PCI Express协议规范的终端接口（Endpoint）的课题研究，主要完成高性能PCI Express总线数据链路层（Data Link Layer）的设计及验证。论文首先介绍了课题研究背景及国内外发展状况，然后对PCI Express系统架构展开分析，论文接下来的大段篇幅用于描述PCI Express数据链路层的设计及其验证。在设计的过程中，采用自顶向下（Top_Down）的方法，首先根据功能进行了模块划分，然后分别对每个模块使用Verilog硬件描述语言进行RTL级描述，之后将各子模块集成到顶层模块并搭建Testbench对系统功能进行仿真，通过增加大规模随机测试，达到较理想的代码覆盖率。本次验证工作以目前国内外最流行的验证环境模型为基础，结合PCI Express的实际情况，做了许多有效的改进，增加了具有自动检查结果的功能模块，有效地缩短了调试时间。