2017年贵州师范大学物理与电子科学学院834电子技术基础之电子技术基础-数字部分考研强化模拟题
● 摘要
一、选择题
1． —个12位的逐次近式
A.lmV B.2mV C.4mV D.8mV 【答案】A
【解析】量化单位等于
2． 十进制数
【答案】D
【解析】-6的原码为100110, 反码为111001，补码为111010, 故选项D 成立。
3． 三态逻辑门输出的状态不包括（ ）。
A. 高电平 B. 低电平 C. 低阻态 D. 闻阻态 【答案】C
【解析】高阻态是为了实现逻辑门不工作时相当于断路。三态输出门电路主要用于总线传输，，该电路的信号被传到总线上，而其他任何时刻只有一个三态输出电路被使能（输出高、低电平）三态输出电路处于高阻状态。
4． 数/模转换器的分辨率取决于（ ）。
A. 输入数字量的位数，位数越多分辨率越高； B. 输出模拟电压C. 参考电压【答案】A
【解析】分辨率以输出二进制数或十进制数的位数表示，它表明辨能力。n 位二进制数字输出的
转换器应能区分输入模拟电压的
第 2 页，共 74 页
转换器，参考电压为4.096V ，其量化单位为（ ）。
的补码是（ ）。（连符号位在内取6位）
的大小，越大，分辨率越高； 越大，分辨率越高；
的大小，
D. 运放中反馈电阻的大小，电阻越大，分辨率越高
转换器对输入信号的分个不同等级大小，能区分
输入电压的最小差异为满量程输入的
5． 将十进制数36转换为二进制数，应该是（ ）。
A.11011010 B.111000 C.100100 D.101010010 【答案】C 【解析】
6． 在下列逻辑电路中，不是组合逻辑电路的是（ ）。
A. 译码器 B. 编码器 C. 全加器 D. 寄存器 【答案】D
【解析】一个触发器能储存1位二值代码，N 个触发器组成的寄存器能储存一组N 位的二值代码。只有使能端允许、被触发的时候状态才发生改变；而组合逻辑电路和时钟没有关系，输入端发生改变的同时，输出也会做相应的变化。
7． 4级移位寄存器，现态为0111，经右移一位后其次态为（ ）。
A.0011或1011 B.1111或1110 C.1011或1110 D.0011或1111 【答案】B
【解析】实际上移位可以看做小数点做移动，右移相当于小数点右移，应该是前三位为111，最后一位不确定，在阎石教科书中所举的例子从左到右是低位到高位进行的变换。
8． 不适合对高频信号进行转换的是（ ）。
A. 并联比较型 B. 逐次逼近型 C. 双积分型 D. 不能确定 【答案】C 【解析】双积分型
转换器的原理是运用RC 对时间进行积分，当有高频信号时，会影响
RC 积分器固定频率的时钟脉冲计数，影响结果。
第 3 页，共 74 页
9． —个八位（ ）。
A.1.54V B.1.04V C.2.00V D.1.80V
【答案】A 【解析】
转换器的最小输出电压增量为0.02V ，当输入代码为01001101时，输出电压为
10．函数
【答案】A
【解析】将函数表达式的卡诺图如图所示。
，其完全和表达式是（ ）。
图 函数表达式的卡诺图
二、简答题
11．设被采集信号的最高频率为
幅度变化范围
要求AD 转换器的分辨率优于
5mV 。你认为从逐次逼近型、双积分型及高速并行的AD 转换器中选择哪种最为合理？为什么？通过计算说明AD 转换器的位数至少应为多少？
【答案】
已知输入信号频率为本高；因此选用逐次逼近型ADC 。
根据题意可知，
AD 转换位数n 应满足
因此选择转换器的位数为n=10bit。
12．（1）用图 （a ）所示的可编程阵列逻辑电路（PAL ）实现七进制加计数器。在阵列中，纵、横线交叉处漆黑小圆表示纵、横线连通。图中触发器为正沿触发的D 型触发器。
（2）试说明为什么上述逻辑电路是一个PAL 电路。
，
则采样频率应为
，逐次逼近型ADC
采样频率可达到50kHz 左右，所需转换时间约为20叫；双积分型转换速度不够，高速ADC 的成
第 4 页，共 74 页
相关内容
相关标签