2017年贵州师范大学物理与电子科学学院834电子技术基础之电子技术基础-数字部分考研冲刺密押题
● 摘要
一、选择题
1． 下列逻辑等式中不成立的有（ ）。
【答案】B 【解析】
2． 为了把串行输入的数据转换为并行输出的数据，可以使用（ ）。
A. 寄存器 B. 移位寄存器 C. 计数器 D. 存储器 【答案】B
【解析】移位寄存器能能够串行输入串行输出，串行输入并行输出。
3． —个四位二进制码加法计数器的起始值为1001，经过100个时钟脉冲后的值为（ ）。
A.1110 B.1111 C.1101 D.1100 【答案】C
【解析】1001经过16的倍数个周期后仍为1001，即96个时钟脉冲后计数器显示1001，再经历四个脉冲，即100个周期时，计数为1001+0100（4）=1101。
4． 已知时钟脉冲频率为欲得到频率为的矩形波应采用（ ）。
A. 五进制计数器 B. 五位二进制计数器 C. 单稳态触发器
第 2 页，共 78 页
C. 多谐振荡器 【答案】A
【解析】频率变为原来的五分之…，是五分频，只需要五次脉冲-进位即可实现。
5． 正逻辑系统中的NAND 与非门，在负逻辑系统中是（ ）门。
A.AND 与门 B.OR 或门 C.NAND 与非门
D.NOR 或非门
【答案】D
【解析】正逻辑与非逻辑如表（a ）所列。
表（a ）
分别取反后为负逻辑如表（b ）所列。
表（b ）
6． 十进制数
【答案】D
的补码是（ ）。（连符号位在内取6位）
【解析】-6的原码为100110, 反码为111001，补码为111010, 故选项D 成立。
7． 如图所示各电路中，减法计数器是（ ）。
第 3 页，共 78 页
图
【答案】A
【解析】异步三位二进制计数器采用T ’触发器实现。AD 两项，为上升沿触发，
应以
依次作为三个触发器的脉冲信号。BC 两项，为下降沿触发，应以
作为三个触发器的脉冲信号。
8． 在下列逻辑电路中，不是组合逻辑电路的是（ ）。
A. 译码器 B. 编码器 C. 全加器 D. 寄存器 【答案】D
【解析】一个触发器能储存1位二值代码，N 个触发器组成的寄存器能储存一组N 位的二值代码。只有使能端允许、被触发的时候状态才发生改变；而组合逻辑电路和时钟没有关系，输入端发生改变的同时，输出也会做相应的变化。
9． 图所示电路是（ ）。
A. 无稳态触发器 B. 单稳态触发器 C. 双稳态触发器 D. 多谐振荡器
依次
图
【答案】B
【解析】首先该电路有输入端，一定不会是多谐振荡器。若以555定时器的号的输入端，并将由则构成单稳态触发器。
第 4 页，共 78 页
端作为触发信
和R 组成的反相器输出电压端，同时在对地接入电容C ，