2017年湖南师范大学工程与设计学院875数字电子技术之电子技术基础-数字部分考研题库
● 摘要
一、填空题
1． 设ROM 的地址为
【答案】1K
【解析】若ROM 的地址位数为n ，输出位数为M , 则字数为
字长为M ，其容量常表示为
字数与字长的乘积。题中n=8，M=4，贝!JROM 容量为
2． 用ROM 实现1位全加器，要求容量为_____；实现4位并行加法器（含1位进位输入和1位进位输出），要求容量为_____。
【答案】
【解析】用ROM 与阵列实现1位全加器，有7根行线，根列线；4位并行加法器有根列线，根行线。
3． 已知数字电路1、电路2、电路3的输入均为
输出为
该ROM 的容量为_____bit。
输出分别为其波形对应关系如
图所示，则各电路名称为：电路1_____; 电路2_____; 电路3_____。
图
【答案】二分频电路；反相器；单稳态电路 【解析】
周期为的二倍，频率则是的一半，是二分频电路；
的波形完全相反，
是反相器；被触发后，维持一定的时间后回到原来的状态，是单稳态电路。
4． ROM 的存储阵列如图所示，存储“1”的存储单元用“•”表示。化简后的逻辑表达式为_____；的逻辑表达式为_____
；的逻辑表达式为_____。
图
【答案】
【解析】ROM 的存储阵列上用点加深的地方代表一个最小项，表达式就是最小项之和。
5． 三位二进制减法计数器的初始状态为101，四个CP 脉冲后它的状态为_____。
【答案】001
【解析】初始状态为101，四个CP 脉冲后101+100=1001，1001的首位是进位，所以不显示。
6． 电路如图所示，其中门电路均为TTL 门，则电路输出_____；_____。
图
【答案】
【解析】（1）中两个与非门，OC 门输出端并联在一起具有“线与”功能（2）中的门电路由于是与非门，其中的一个输入端连低电阻再连地是低电平输入，下端始终输出1，C=1时，上端门电路工作；C=0, 下端N 电路工作。
7． 若CMOS 数字集成电路的电源电压
【答案】6.75。
【解析】CMOS 集成电路的电压噪声容限可达电源电压值的
且高电平和低电平的噪声容
限值基本相等。
8． 制作ASIC 的方法大体可分为两种，一种是_____，即由半导体厂家制造；另一种是_____，用户通过计算机和开发工具，将所设计的电路或系统" 编程”到芯片上。
【答案】掩模方法；现场可编程方法
9． 图为某触发器状态图，该触发器为_____触发器。
图
为15V , 则它的直流噪声容限为_____。
【答案】D
【解析】该触发器只有保持和翻转功能，没有置数功能，所以肯定不是RS 触发器，而JK 触发器需要两个不同变量的输入，图中的变量数只有一个，所以应该是T 触发器或者D 触发器，T 触发器特性方程为发器特性方程为
10．逻辑函数
【答案】
【解析】对于任何一个逻辑式Y ，若将其中的0, 则得到一个新的逻辑式
这个
换成
当Q=1时，输入T=l，应该会得到逻辑电平0, 而不是1；D 触
符合状态转换图。
的最简与或表达式为_____，其对偶式的最简与或表达式为[13]。
换成
0换成1; 1换成
就称为Y 的对偶式，或者说Y 和
互为对偶式。
二、简答题
11．TTL 与非门有如下特性:输出低电平不高于0.4V ，并允许灌入10mA 电流；输出高电平不低于2.4V , 并允许拉出1mA 电流；输入短路电流为1mA , 输入交叉漏电流为100pA ; 关门电平为0.8V ，开门电平为m 问该TTL 门的扇出头数容限
输入短路电流为
开门电平为
+
输入低电平为输入高电平为
高电平噪声容限:
，则低电平噪声容
输入交叉漏电流
【答案】（1）求扇出头数根据题意
，
则
在输出低电平时:在输出高电平时:故
设关门电平为限:
（2）计算噪声容限
为多少? 计算低电平噪声容限Unl 和高电平噪声
12．设计一个时序网络，对两个串行输入的二进制数码A 、B 比较其大小。（说明：①A 、B 的所设计的网络有同一个时钟。②A 、B 两个数码的高位在前，即高位先输入。③用JK 触发器实现。）
【答案】（1）由题意知，A 、B 两个数码的高位在前串行输入，因此可以先高位后低位逐次 比较，一旦某个时刻串行输入的A 、B 某位有大小之分，以后的输入（皆为低位）便可不再考虑。
①当A=0, B=l，即AB=01时，设电路由②当AB=10时，电路则由B 输入
什么数值均保持在
状态不变。
状态转状态，同时输出同时输出
表示A 此后无论A 、B 输入什么数值均保持在状态不变。 状态转到状态 表示A>B, 并且此后无论A 、