2018年湖南科技大学计算机科学与工程学院408计算机学科专业基础综合之计算机组成原理考研仿真模拟五套题
● 摘要
一、简答题
1． 何谓分布式仲裁? 画出逻辑结构示意图进行说明。
【答案】分布式仲裁不需要集中的总线仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有 总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行 比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲 裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础。逻辑结构如图所示：
图 分布式仲裁的逻辑结构示意图
2． 说明总线结构对计算机系统性能的影响。
【答案】总线结构对计算机系统的性能影响有以下四点：
（1）简化了硬件的设计。从硬件的角度看，面向总线是由总线接口代替了专门的
由总线规范给出了传输线或信号的规定，并对存储器、设备和
的规定，所以，面向总线的微型计算机设计只要按照这些规定制作插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。
（2）简化了系统结构。整个系统结构清晰，连线少，底板连线可以印刷化。
（3）系统扩充性好。一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的插件；功能扩充 仅仅需要按总线标准设计一些新插件，插件插入机器的位置往往没有严格的限制。这就使系统扩充既简单又快速可靠，而且也便于查错。
第 2 页，共 33 页 接口，如何挂在总线上都作了具体插件、存储器插件以及
（4）系统更新性能好。存储器、接口等都是按总线规约挂到总线上的，故只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，对系统进行更新，且这种更新只需更新需要更新 的插件，其他插件和底板连线一般不需更改。
3． 在一个进程的执行过程中，是否其所有页面都必须处在主存中？
【答案】在有虚拟存储管理系统中，程序不是一次整体装入内存才运行，所以不是所有页面都必须处在主存中， 而是根据程序的局部性，有的页面在主存，有的页面在辅存。
4． 为什么在页式虚拟存储器地址变换时可以用物理页号与页内偏移量直接拼接成物理地址，而在段式虚拟 存储器地址变换时必须用段起址与段内偏移量相加才能得到物理地址？
【答案】由于物理页与虚拟页的页面大小相同，且为2的整数次幂，所以页式虚拟存储器地址变换时可以用物理 页号与页内偏移量直接拼接成物理地址。而段式虚拟存储器的各段大小不同，且段起始地址任意，所以必须用段 起址与段内偏移量相加才能得到物理地址。
5． 某总线在一个总线周期中并行传送8个字节的信息，假设一个总线周期等于一个总线时钟周期，总线时钟频率为
总线带宽是多少？ 【答案】每个总线周期并行传送8字节，则总线带宽为：
二、分析题
6． 单机系统中采用的总线结构有三种基本类型。请分析这三种总线结构的特点。
【答案】根据连接方式的不同，单机系统中采用的总线结构有以下三种基本类型：
①单总线结构。它是用一组总线连接整个计算机系统的各大功能部件，各大部件之间的所有的信息传送都通过这组总线。其结构如图（a ）所示。单总线的优点是允许1/ （设备之间或I/O设备与内存之间直接交换信息，只需CPU 分配总线使用权，不需要CPU 干预信息的交换。所以总线资源是由各大功能部件分时共享的。单总线的缺点是由于全部系统部件都连接在一组总线上，所以总线的负载很重，可能使其吞吐量达到饱和甚至不能胜任的程度。
②三总线结构。即在计算机系统各部件之间采用三条各自独立的总线来构成信息通路。这三条总线是：主存总线，输入/输出（I/O）总线和直接内存访问（DMA ）总线，如图（b ）所示。主
I/O总线供CPU 和各类外设之间通讯用；存总线用于CTU 和主存之间传送地址、数据和控制信息；
DMA 总线使主存和高速外设之间直接传送数据。一般来说，在三总线系统中，任一时刻只使用一种总线。
③双总线结构。它有两条总线，一条是系统总线，用于CPU 、主存和通道之间进行数据传送；另一条是I/0总线，用于多个外围设备与通道之间进行数据传送。其结构如图（c ）所示。双总线结构中，通道是计算机系统中的一个独立部件，使CPU 的效率大为提高，并可以实现形式多样而更为复杂的数据传送。双总线的优 点是以増加通道这一设备为代价的，通道实际上是一台具有特殊功能的处理器，所以双总线通常在大型计算机
第 3 页，共 33 页
图 或服务器中采用。
7． CD-ROM 光盘的外缘有5mm 宽的范围因记录数据困难，一般不使用，故标准的播放时间为60min 。计算模式1和2情况下光盘存储容量是多少？
【答案】扇区总数
模式1存放计算机程序和数据，其存储容量为模式2存放声音、图像等多媒体数据，其存储容量为
8． 设一个按位编制的虚拟存储器，它可以满足1K 个任务的需要，但在一段较长的时间内一般只有四个任务在使用，故用容量为四行的相连存储器组硬件来缩短被变换的虚地址中的用户位数，每个任务的程序空间最大可达4096个页，每页为512字节，实主存容量为220位，设快表用CAM 存储器构成，行数为22, 快表的地址是经过散列技术形成的。为减少散列冲突，配有两套独立的相等比较器电路（这时快表的每行包含两个单元，各存放一个进行地址交换的表目）。请设计该地址变换机构：
（1）画出其虚实地址经快表变换的逻辑示意图；
（2）求相连存储器组中每个寄存器的相连比较位数；
（3）求散列变换硬件的输入位数和输出位数；
（4）求每个相等比较器的位数；
（5）求快表的总位数。
【答案】（1）虚拟地址分为3个字段，最左边的字段是虚页号，中间字段是高速缓存块号，最右边的字段是块内字地址。逻辑示意图如图所示。
第 4 页，共 33 页