2017年上海交通大学信息安全工程学院408计算机学科专业基础综合[专业硕士]之计算机组成原理考研题库
● 摘要
一、简答题
1． 数字计算机有哪些主要应用？
【答案】数字计算机的主要应用有：科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。
2． CTU 的性能指标有哪些? 其概念是什么？
【答案】把运算器和控制器合在一起称为中央处理机，简称CPU 。其性能指标主要有以下几个方面：
； （1）主频：CPU 的时钟频率（CPU Clock Speed）
（2）内存总线速度：指CPU 与二级（L2）高速缓存和内存之间的通信速度；
（3）扩展总线速度：指安装在微机系统上的局部总线如VESA 或PCI 总线接口卡的工作速度；
（4）工作电压：指CPU 正常工作所需的电压；
（5）地址总线宽度：决定了CPU 可以访问的物理地址空间，对于486以上的微机系统，地址线的宽度为32位，最多可以直接访问4096MB 的物理空间；
（6）数据总线宽度：决定了CPU 与二级高速缓存、内存以及输入/输出设备之间一次数据 传输的信息量。
（7）主频/时钟周期：CPU 的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟，主
； 时钟的频率（f ）叫CPU 的主频，度量单位是MHz （兆赫兹）、GHz （吉赫兹）
，T=l/f，度量单位是主频的倒数称为CPU 时钟周期（T ）
CPU 执行时间=CPU时钟周期数×CPU 时钟周期；
3． 冯•诺依曼型计算机的主要设计思想是什么? 它包括哪些主要组成部分？
【答案】冯. 诺依曼型计算机的主要设计思想是存储程序并按地址顺序执行，它由运算器，控制器，存储器，适配器及I/O设备组成。
4． 说明总线结构对计算机系统性能的影响。
【答案】总线结构对计算机系统的性能影响有以下四点：
（1）简化了硬件的设计。从硬件的角度看，面向总线是由总线接口代替了专门的
由总线规范给出了传输线或信号的规定，并对存储器、第 2 页，共 41 页 （8）CPU 执行时间：表示CPU 执行一般程序所占用的CPU 时间，可用下式计算： 接口，设备和如何挂在总线上都作了具体插件、存储器插件以及的规定，所以，面向总线的微型计算机设计只要按照这些规定制作
插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。
（2）简化了系统结构。整个系统结构清晰，连线少，底板连线可以印刷化。
（3）系统扩充性好。一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的插件；功能扩充 仅仅需要按总线标准设计一些新插件，插件插入机器的位置往往没有严格的限制。这就使系统扩充既简单又快速可靠，而且也便于查错。
（4）系统更新性能好。存储器、接口等都是按总线规约挂到总线上的，故只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，对系统进行更新，且这种更新只需更新需要更新 的插件，其他插件和底板连线一般不需更改。
5． 总线的一次信息传送过程大致分哪几个阶段? 若采用同步定时协议，请画出读数据的同步时序图。
【答案】总线的一次信息传送过程，大致分为五个阶段：请求总线、总线仲裁、寻址（目的地址）、信息传送、 状态返回（或错误报告）。读数据同步时序图如图所示：
图 读数据同步时序图
二、分析题
6． 如图是一个二维中断系统，请问：
①在中断情况下，CPU 和设备的优先级如何考虑？请按降序排列各设备的中断优先级。 ②若CPU 现执行设备B 的中断服务程序，IM2, IM1，IMO 的状态是什么？如果CPU 执行设备D 的中断服务程序，IM2，IM1，IMO 的状态又是什么？
③每一级的IM 能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？
④若设备C 一提出中断请求，CPU 立即进行响应，如何调整才能满足此要求？
第 3 页，共 41 页
图
【答案】①在中断情况下，CPU 的优先级最低。各设备优先次序是：A-B-C-D~E-F-G-H-I。 ②执行设备B 的中断服务程序时IM2、IM1、IM0=111; 执行设备D 的中断服务程序时 IM2、IM1、IM0=011。
③每一级的IM 标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的EI （中断允许>标志清“0”，它禁止设备发出中断请求。
④要使C 的中断请求及时得到响应，可将C 从第二级提出，单独放在第三级上，使第二级的优先级最高，即令IM3=0即可。
7． CPU 执行一段程序时，cache 完成存取的次数为3800次，主存完成存取的次数为200次，已知cache 存取周期为50ns , 主存为250ns ，求cache-主存系统的效率和平均访问时间。
【答案】cache 的命中率
cache-主存系统效率e 为
平均访问时间为
8． 比较同步定时与异步定时的优缺点。
【答案】同步定时协议采用公共时钟，具有较高的传输频率。但由于同步总线必须按最慢的模块来设计公共时钟，当各功能模块存取时间相差很大时，会大大损失总线效率。
异步定时的优点是总线周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块都能连接到同一总线上。但缺点是：总线复杂，成本较高。
第 4 页，共 41 页