2017年辽宁师范大学物理与电子技术学院719数字与逻辑电路考研仿真模拟题
● 摘要
一、简答题
1. TTL 与非门有如下特性:输出低电平不高于0.4V ,并允许灌入10mA 电流;输出高电平不低于2.4V , 并允许拉出1mA 电流;输入短路电流为1mA , 输入交叉漏电流为100pA ; 关门电平为0.8V ,开门电平为m 问该TTL 门的扇出头数容限
【答案】(1)求扇出头数根据题意,则
在输出低电平时:在输出高电平时:故
设关门电平为限:
高电平噪声容限:
2. 设有A 、B 、C 三个变量代表3位二进制数码,且
试用与非门实现【答案】(1)由式
判断的逻辑电路。
知,A 、B 和C 的权分别为4, 2,1。设满足
条件
开门电平为
+
输入低电平为输入高电平为
,则低电平噪声容
(2)计算噪声容限
输入短路电流为
输入交叉漏电流
为多少? 计算低电平噪声容限Unl 和高电平噪声
的电路输出为F , 真值图即如图 (a )所示。
图 为卡诺图和电路实现
(2)用“先取后舍”法由图得最简逻辑表达式为
(3)逻辑图如图(b )所示。
3. (1)指出图1(a )所示触发器的触发方式。(其中当CP=1时,开关接通。)
为一开关,当CP=0时,开关断开;
图1(a ) 电路(1)
(2)分析图1(b )所示触发器的工作原理,指出其触发方式。
图1(b ) 电路(2)
(3)有如图1(c )所示波形加在(1)、(2)所示的触发器上,画出它们的输出波形。
图1(c ) 电路的输入波形
【答案】(1)图1(a )所示电路为一个D 型锁存器。当CP=0时,左边的传输开关断开,右边的传输开关接通,因此是电平触发。
(2)图1(b )所示电路为一个由两个D 锁存器构成的主从CMOS 触发器:左边一个是主触发器,右边一个是从触发器。当CP=0时,主触发器接数,从触发器锁存;CP=1时,主触发器锁存,锁存到达主触发器输出端的输入数据D ,从触发器接数,发的D 型触发器。
(3)设电路的初始状态为1,则输出波形如图2所示,其中形,
是第(2)小题电路的输出波形。
第(1)小题电路的输出波显然,这是一个正边沿触
当CP=1时,左边的传输开关接通,右边的传输开关断开,
图2
4. 试证明下列逻辑恒等式(方法不限):
【答案】方法一:真值表法
列出等式两边表达式的真值表,如表所示。
可见,等式两边表达式的真值表完全相同,故等式成立。
表 真值表
方法二:公式法 (1)
由于左式=右式,故等式成立。 (1)令
显然,
,故
成立。
方法三:卡诺图法
首先,将等式两边表达式变换为与-或形式: 左式
右式
然后,画出左右两式的卡诺图分别如图(a )、(b )所示。
求
的对偶有
相关内容
相关标签