● 摘要
随着半导体工艺技术发展到新的阶段，芯片单核体系结构面临着性能增长和功耗面积下降这样矛盾的迫切需求。业内各从业人员越来越觉得，研究新型的芯片多核体系架构迫在眉睫。在这种背景下，基于片上通信网络的NoC多核体系架构应运而生，适应了未来芯片发展的潮流和趋势。
本论文的主要内容就是针对单位课题“TD-LTE高速芯片关键技术研究”中的算法可重构方面进行研究论证，对基本的计算资源完成提炼和设计，对NoC架构进行研究，突破拓扑结构、路由方法、交换方法以及存储等方面的关键技术，并通过仿真验证该技术路线。为保证算法的高速处理能力，密码算法处理单元采用片上通信网络（NoC）的互连方式，集成多核进行协同处理，通过多级流水方式，提高算法的处理能力。
本设计通过编写VerilogHDL代码，实现基于NOC架构的可重构算法功能，并通过Modelsim进行功能前仿真，在Synopsys DC & PT环境下进行综合和静态时序分析，并以ModelSim进行综合后门级仿真。同时，辅以原型验证平台，配合上位机，对实际项目的应用进行模拟验证。原型验证平台以Altera公司的Stratix4 E系列FPGA为核心，辅以CS322D、USB Phy、RS232等芯片搭建而成。
关键词：可重构算法处理器；NOC；密码算法；高速传输