当前位置：问答库＞考研试题

一、选择题

1． 数字系统的实现的方法中，系统体积小、功耗低、可靠性高、易于进行修改的是（ ）。

A. 采用通用的集成逻辑器件 B. 采用单片微处理器作为核心实现。 C. 采用可编程逻辑器件PLD 。 D. 设计功能完整的数字系统芯片 【答案】C

2． 若要将一异或门当作反相器（非门）使用，则输入端A 、B 端的连接方式是（ ）。

A.A 和B 并联使用 B.A 或B 中有一个接“0” C.A 或B 中有一个接“1” D. 不能实现 【答案】C 【解析】

非门的逻辑方程为

或者

；并联使用还是异或；A 或B 中

；假如A 接

有一个接“0”，假如A 接0, 则关系式变为F=B，表示原变量；A 或B 中有一个接0, 则关系式变为F=B’，满足题意。

3． 引起组合逻辑电路中竞争与冒险的原因是（ ）。

A. 逻辑关系错 B. 干扰信号 C. 电路延时 D. 电源不稳定 【答案】C

【解析】将门电路两输入信号同时向相反逻辑电平跳变（一个1

0, 另一个

1）的现象称

为竞争，由于电路延时在电路输出端可能产生尖峰脉冲的现象就称为竞争-冒险。

4． 以下代码中为无权码的为（ ）。

A.8421BCD 码B.5421BCD 码C. 余三码D. 格雷码 【答案】CD

【解析】位权:在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数，权数是一个幂。明显AB 每位上表示某一个数值，CD 只是为了

方便设定的编码。

5． 在图用555定时器组成的施密特触发电路中，它的回差电压等于（ ）。

A.5V B.2V C.4V

D.3V

图

【答案】B

【解析】555组成的施密特触发器中，当不接外接电压时，得到电路的回差电

压为

如果参考电压由外接的电压

供给，这时

回

差电压为可以通过改变值可以调节回差电压的大小。

6． 正逻辑系统中的NAND 与非门，在负逻辑系统中是（ ）门。

A.AND 与门 B.OR 或门 C.NAND 与非门

D.NOR 或非门

【答案】D

【解析】正逻辑与非逻辑如表（a ）所列。

表（a ）

分别取反后为负逻辑如表（b ）所列。

表（b ）

7． 串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传递。

A. 超前，逐位 B. 逐位，超前 C. 逐位，逐位 D. 超前，超前 【答案】B

【解析】①串行进位加法器若有多位数相加，将低位的进位输出信号接到高位的进位输入端，因此，任意1位的加法运算必须在低1位的运算完成之后才能进行，这种进位方式称为串行进位。这种加法器电路简单，但运算速度慢。②超前进位加法器:每位的进位只由加数和被加数决定，而与低位的进位无关。超前进位加法器大大提高了运算速度，但随着加法器位数的增加，超前进位逻辑电路越来越复杂。

8． TTL 逻辑门的低电平噪声容限、高电平噪声容限等于（

）。

【答案】D

【解析】噪声容限是保证输出高、低电平基本不变（或者说变化的大小不超过允许限度）的条件下，允许输入电平的波动范围。低电平噪声容限为低电平时允许输入电压最大值减输出电压的最大值；高电平噪声容限等于高电平时允许输出电压最小值减输入电压的最小值。

9． 用位的DRAM 设计位的存储器的系统需要的芯片数和地址线的根数是（ ）。

A.16片，10根 B.8片，10根 C.8片，12根 D.16片，12根 【答案】C

【解析】用小内存芯片设计大内存芯片总内存是保持不变的，芯片数为

将DRAM 每8个设为一组，共4组。先进行组选，在进行片选，所需要的地址线包括组选4根，片选8根，共12根。