题目：压控振荡器的CMOS工艺设计

压控振荡器是锁相环的关键部件，它的性能直接决定着锁相环甚至整个电路系统的性能，是现代电子系统必不可少的电路模块。研究和设计高性能的压控振荡器是现代模拟集成电路领域中一个具有挑战性的课题。本文利用0.35- μm CMOS工艺，设计了一个振荡频率在820MHz~1280MHz的压控振荡器。设计采用环形振荡器结构，由三级延迟单元组成，每级振荡单元提供60度的附加相移，振荡单元由带有正反馈通道的延迟单元组成，通过调节延迟单元正反馈强度，即能改变振荡器的输出频率。为改进振荡器的综合性能，本设计在延迟单元中引入了尾电流源，以提高振荡器输出信号的频率范围，频率线性度和频谱纯度。本文的主要工作包括：研究CMOS工艺下环形压控振荡器的电路设计和优化。通过对延迟单元电路结构的优化以及器件参数的选择来改善电路的性能。通过仿真，给出了压控振荡器的性能指标：中心频率为1GHz，频率调节范围为460MHz，噪声系数为－107dBc/Hz@600KHz。并对电路进行了物理版图设计、版图验证和后仿真验证，整个核心电路版图(不含pad)的尺寸为90μm×90μm。本设计最后在charter 0.35-μm 2P4M CMOS工艺上进行了流片验证。