● 摘要
低密度奇偶校验码（Low Density Parity-Check Codes，LDPC Codes）是一类定义在稀疏的奇偶校验矩阵或二分图上的分组信道编码，由于其具有接近香农限的优异抗噪声性能且易于实现，已经开始被广泛应用于各个通信领域，同时，也受到了空间通信领域的关注，例如空间数据系统咨询委员会（CCSDS）自2005 年连续提出了多份关于空间通信中应用的LDPC 码的建议书，并将以LDPC 码为信道编码的空间通信标准提上了日程。本文在系统叙述了有关LDPC 码的知识的基础上，对空间数据系统咨询委员会（CCSDS）建议的两组准循环LDPC（QC-LDPC）码的硬件实现过程进行了说明，并在验证了实现结果后，对该结果进行了分析研究。对于建议书中适于近地球通信的7/8 码率QC-LDPC 码，在编码器方面，应用并优化了具有线性复杂度和线性时间特性的反馈移位寄存器的编码结构；在译码器方面，对传统的基于log-BP 算法的部分并行译码器结构进行了优化，将校验矩阵拆分后，针对拆分后的矩阵重新安排迭代运算模块，从而解决了传统的译码结构在迭代运算单元CNU 与VNU 复杂度不平衡带来的译码器时间性能降低和硬件资源利用率较低的问题。经实验证明，拆分矩阵后的优化结构与原有结构相比，节省硬件逻辑资源为41%；而以相同资源采用原有结构的译码器码速率为本文方案的75%。对于适于深空通信的多码率QC-LDPC 码，在编码器方面，为了降低硬件资源开销，首先求解出生成矩阵，然后对通用的基于生成矩阵的线性编码结构进行复用，从而降低了资源开销以适于深空通信的应用；在译码器方面，根据校验矩阵的形式，利用统一的迭代运算单元IOU 替代分立的CNU 与VNU，可以在译码过程中复用该IOU 单元，从而提高了硬件资源利用率，将这一结构应用于多码率译码器的复用结构中能够进一步提高硬件资源被复用的程度，且不会影响译码器的时间性能和译码速率。实验证明，经改进后，节省硬件逻辑资源22%。