当前位置：问答库＞考研试题

一、综合计算题

1． 已知主从RS 触发器的输入R 、S 和CP 的波形如图1所示，画出

初始状态为Q=0。

端波形。设触发器的

图1

【答案】由于主从触发器均为同步RS 触发器，故电路的功能和同步RS 触发器是一样的，表即为主从RS 触发器的特性表。

表

设该主从RS 触发器的主触发器的输出为

因为SR=10，所以主触发器被置

即，从触发器的输出为Q 。在第1个CP=1期间，当第1个CP 下降沿到达时，从触发器

同理，第2、3个CP=0期间，

也被置“1”，整个主从触发器对外输出“1”状态，即

即

发器出现在第4个CP=1期间，由于SR=11，此时已不满足RS 触发器的约束条件，主触的非定义状态，

当第4个CP 下降沿到达后，主触发器的输出出现不定状态，第5个CP 上升沿到达后，从触发器的输出出现不定状态，不定状态图中用斜线表示。在第5个CP=1期间，由于SR=01, 主触发

器被置“0”，当第5个CP 下降沿到达时，从触发器对外输出“0”状态。波形图如图2所示。

图2

2． 已知基本RS 触发器的直接置Q 端和端的波形。

图1

【答案】假定输入端其他的输入值不变化，则当和同时为“1”时，Q 端和端的状态保持不变；当和同时为“0”时，Q 端和端都等于；。和同时撤消，即同时变为“1”端和直接置端的输入波形如图1所示，试画出触发器时，Q 端和端的状态不定。触发器Q 端和端的波形如图2所示，图中Q 端和端的最右侧的虚线表示状态不定。

图2

3． 试设计一个组合逻辑电路，将4位二进制码转换成4位格雷码。

【答案】（1）列出4位二进制码位格雷码的转换真值表，如表所示。

表

（2）根据真值表分别画出输出变1的卡诺图，如图1所示。化简后，得

图1

（3）由逻辑表达式得电路实现，如图2所示。

图2

4． 已知倒T 形电阻网络DAC 中的反馈电阻

最大输出电压，并说明这种DAC 最大输出电压与位数的关系。

【答案】4位DAC 的输出最大电压为

试分别求出4位和8位DAC 的