题目：AES加密算法的芯片设计与实现

美国国家标准与技术研究所（NIST）于2001年正式公布高级加密标准（AES），用来取代DES。作为DES的继承者，AES自从被接纳为标准之日起就已经被工业界、银行业和行政部门作为事实上的密码标准。而随着网络传输速度提升为Gbits数量级，业界对算法的执行速度的要求也越来越高，基于软件的密码算法便显得性能不足，需要采用硬件加密方式，来减少其关键算法部件的运行所用时间。另外，用硬件实现加密算法并且封装到芯片中，因为他们不易被外部攻击者读取或更改，会有较高的物理安全性。于是，基于硬件的密码算法就受到了业界的普遍关注。本文针对AES算法在硬件电路上的需求，设计出一款完整的符合标准AES加密算法的专用集成电路芯片（ASIC）实现方案，采用新加坡特许半导体厂0.35um工艺半定制方式制作，经过完整的芯片实现流程设计，最终通过验证，交付芯片厂流片。本文对于ASIC芯片的规格需求进行了分析，制定出芯片样式，并在此基础上通过深入学习AES算法，进行了AES系统实现的架构，从而完成系统源码的编写，并针对芯片设计综合工具进行了代码优化，提高了芯片性能。为了验证可行性，在编写代码后使用Xilinx的ML507开发板进行了FPGA板级调试。本文实现的AES芯片，采用128比特明文、密钥分组模式，内部集成加、解密功能，可由控制管脚选择工作模式。输入带宽64位，输出带宽32位，工作频率可达100MHz，加解密数据吞吐率可达1.042Gbits/s，芯片面积3.5mm*3.5mm。