题目：ESD损伤建模与仿真研究

随着VLSI(超大规模集成电路)工艺水平的不断提高，芯片内部布线的电磁串扰已经成为影响芯片性能不可忽视的因素，也对器件的可靠性产生影响。741型运算放大器作为经典的标准双极型工艺器件，是当今世界最通用的集成运放之一。实际使用中发现，某型号741集成运放经常受到静电损伤而导致失效，具有多种失效模式，并且在进行失效分析中发现，失效模式和损伤位置不仅与设计电路有关，往往在设计电路中无直接连接的位置之间发生击穿烧毁等情况。而仅对设计电路进行能量分布仿真时并不能反映实际实验结果中的一些损伤位置，因此，必定还有其它未考虑到的因素，其中，由于芯片实际物理结构而引起的寄生参数对芯片ESD损伤有重要影响。研究主要分为两方面：第一步为ESD失效模式与失效部位实验研究，通过对样品芯片进行多种应力水平和管脚组合模式的ESD击打实验，总结了不同应力模式造成的各种电学失效模式和物理损伤位置，主要考察电学失效模式和失效位置与ESD击打模式之间的关系。通过对结果进行分析和比较，总结了三者之间的关系矩阵。并且借助仿真验证了电学失效模式与失效部位的相关性。第二步为考察寄生参数对芯片ESD损伤影响的仿真研究；将寄生参数加入设计电路进行电路能量分布仿真和分析，通过与实际实验中物理损伤部位和实际电测试结果进行比较，考察ESD应力下由于寄生参数对芯片的失效模式和失效位置产生的影响。由此可在给定的版图物理布局下，仅通过考察半导体器件的电路设计、布线结构、制造技术，就可以预计评估半导体器件在特定ESD环境条件下的损伤和失效状况；帮助完善现有的ESD防护手段和体系，以改善和消除寄生效应造成ESD的损伤敏感，减少半导体器件的ESD失效。