● 摘要
低密度奇偶校验码（Low Density Parity-Check Codes, LDPC）是一类可用稀疏校验矩阵或二分图定义的线性分组纠错码，而准循环（Quasi-Cyclic）LDPC码（QC-LDPC)又是其中最具代表性的一类。这类码性能优异，描述和实现方便，译码可实现并行操作，适合硬件实现。我国的“数字电视地面广播传输系统”中就采用QC-LDPC码作为信道编码。 本文着重对QC-LDPC码log-BP解码算法硬件实现的关键技术进行研究，包括有限精度量化研究、多码率复用结构的设计、高码率码字解码实现结构优化与设计。 在用硬件实现log-BP算法时，必须考虑有限精度量化的问题。为达到复杂度、数据率和性能的折衷和优化，本文对迭代解码过程中用到的接收数据和中间变量进行多种量化方案的设计，并在高斯信道下对各种量化方案进行仿真测试，得到了我国数字电视地面广播传输系统中采用的LDPC码在用log-BP算法解码时各种量化精度下的性能对比关系，此结论可作为硬件实现的重要依据和参考。 本文还研究了多码率QC-LDPC码解码统一实现的问题，设计了复合解码结构，提出了运算单元以及存储器的复用方案，结果证明这能大大节省硬件逻辑资源和存储器资源的开销。 针对高码率QC-LDPC码，本文还基于“矩阵分裂”的译码方法实现了分裂度n＝2的log－BP译码算法，有效降低了BP迭代运算的复杂度，平衡了不同运算单元间的差异性，有效降低硬件实现的代价，提高译码速率。