2017年北京市空间应用工程与技术中心863计算机学科综合(专业)之计算机组成原理考研导师圈点必考题汇编
● 摘要
一、名词解释
1． 异构多核
【答案】异构多核处理机内的各个计算内核结构不同，地位不对等。一般多采用“主处理核+协处理核”的主从架构。 异构多核处理机的优势在于可以同时发挥不同类型处理机各自的长处来满足不同种类的应用的性能和功耗需求。
研宄表明，异构组织方式比同构的多核处理机执行任务更有效率，实现了资源的最佳化配置，而且降低了系 统的整体功耗。
2． 多处理机
【答案】多处理机指由两台以上处理机组成的计算机系统。每个处理机都有各自的控制和运算部件，可独立地执行程 序，而共享公共的主存储器和外围设备。处理机之间是通过网络实现通讯的。整个计算机系统都在统一的操作系 统控制下工作，按照多指令流、多数据流的模式实现对作业、任务、程序段的并行处理。
二、简答题
3． 什么是存储容量? 什么是单元地址? 什么是数据字? 什么是指令字？
【答案】（1）存储器所有存储单元的总数称为存储器的存储容量。
（2）每个存储单元的编号，称为单元地址。
（3）如果某字代表要处理的数据，称为数据字。
（4）如果某字代表一条指令，称为指令字。
4． 段式虚拟存储器对程序员是否透明？请说明原因。
【答案】虚拟管理是由软件（操作系统）和硬件共同完成，由于软件的介入，虚存对实现存储管理系统程序不透 明。而段是按照程序的自然分界划分的长度可以动态改变的区域。通常，程序员把子程序、操作数和常数等不同 类型的数据划分到不同的段中，并且每个程序可以有多个相同类型的段。由于分段是由程序员完成的，所以段式 虚拟存储器对程序员而言不是透明的，但虚存到实存的地址映射是由系统软件辅助完成的，故对应用程序而言， 段是虚拟存储器是“半透明”的。
5． 指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？
【答案】（1）取指周期中从内存读出的信息流是指令流，它流向控制器；
（1）执行器周期中从内存读出的信息流是数据流，它流向运算器。
6． 说明总线结构对计算机系统性能的影响。
【答案】总线结构对计算机系统的性能影响有以下四点：
（1）简化了硬件的设计。从硬件的角度看，面向总线是由总线接口代替了专门的
由总线规范给出了传输线或信号的规定，并对存储器、设备和
的规定，所以，面向总线的微型计算机设计只要按照这些规定制作插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。
（2）简化了系统结构。整个系统结构清晰，连线少，底板连线可以印刷化。
（3）系统扩充性好。一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的插件；功能扩充 仅仅需要按总线标准设计一些新插件，插件插入机器的位置往往没有严格的限制。这就使系统扩充既简单又快速可靠，而且也便于查错。
（4）系统更新性能好。存储器、接口等都是按总线规约挂到总线上的，故只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，对系统进行更新，且这种更新只需更新需要更新 的插件，其他插件和底板连线一般不需更改。
7． 数字计算机有哪些主要应用？
【答案】数字计算机的主要应用有：科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。
接口，如何挂在总线上都作了具体插件、存储器插件以及
三、分析题
8． 某I/O系统有四个设备：磁盘（传输速率为500000位/秒）、磁带（200000位/秒）、
图
，试用中断方式、DMA 方式组织此I/O系统。画打印机（2000位/秒）、CRT （1000位/秒）
出包括CPU 部分总线控制器在内的1/ 0方式示意图，并略作文字说明。
【答案】示意图如图1所示。根据设备传输速率不同，磁盘、磁带采用DMA 方式，打印机、CRT 采用中断方式，因而使用了独立请求与链式询问相结合的二维总线控制方式。DMA 请求的优先权高于中断请求线。每一对请求线与响应线又是一对链式查询电路。
图1
9． 某机字长16位，使用四片74181组成算术/逻辑运算单元，设最低位序号标注为第0位。
（1）写出第5位的进位信号（：6的逻辑表达式；
（2）估算产生所需的最长时间；
（3）估算最长求和时间。
【答案】（1）组成最低四位的74181进位输出为
为向第0位进位
其中
.
所以
（2）设标准门延迟时间为T , “与或非”门延迟时间为1.5T ，产生
面输入端
制参数 的路径应当从74181最下 算起，经过1个反相器和4级“与或非”门，故最长延迟时间为（3）最长求和时间应从施加操作数到ALU 算起：第一片74181有3级“与或非”门（产生控
，第二、三片74181共2级反相器和2级“与或非”门（进位链）第四片74181
10．如图表示使用页表的虚实地址转换条件，页表存放在相联存储器中，其容量为8个存储单元，求：
（1）当CPU 按虚拟地址1去访问主存时，主存的实地址是多少？
（2）当CPU 按虚拟地址2去访问主存时，主存的实地址是多少？
（3）当CPU 按虚拟地址3去访问主存时，主存的实地址是多少？ ，故总的加法时间
为求和逻辑（1级与或非门和1级半加器，设其延迟时间为3T ）
相关内容
相关标签