当前位置：问答库＞考研试题

一、填空题

1． ROM 的存储阵列如图所示，存储“1”的存储单元用“•”表示。化简后的逻辑表达式为_____；的逻辑表达式为_____

；的逻辑表达式为_____。

图

【答案】

【解析】ROM 的存储阵列上用点加深的地方代表一个最小项，表达式就是最小项之和。

2． 1个8位D/A转换器的最小输出电压

，当输入代码为00100110时，

输出电压

=_____V; 如果要将一个最大幅值为5.IV 的模拟信号转换为数字信号，要求模拟信号每变化20mv 就能使数字信号最低位（LSB ）发生变化，那么应选用至少_____位的转换。

【答案】0.76; 8。 【解析】（1）（2）由

可得

3． 通常以是否有_____作为区别功能部件和数字系统的标志。

【答案】控制单元

4． 欲构成能记最大十进制数为999的计数器，至少需要_____个双稳态触发器。

【答案】10 【解析】

5． 若CMOS 数字集成电路的电源电压

【答案】6.75。

为15V , 则它的直流噪声容限为_____。

且高电平和低电平的噪声容

【解析】CMOS 集成电路的电压噪声容限可达电源电压值的限值基本相等。

6． 若采用JK 触发器实现转移方程对应的激励方程应写为_____。

【答案】J=K=1；程为

7． AD 转换器将器。AD 转换器将

【解析】JK 触发器的特性方程为

则对应的激励方程应写为_____；若采用D 触发器，

经比较可得结果；D 触发器特性方

范围的温度转换为数字量，要求精确到0.1，至少需要_____位的AD 转换的模拟电平转换为八位数字量（0V 对应00H ，5V 对应FFH ）则2V 电压

转换为数字量为_____，该编码称为_____。

【答案】9; 01100110，均匀编码 【解析】编码。

8． 对于JK 触发器，若，则可完成_____触发器的逻辑功能；若逻辑功能。

【答案】T 、D

【解析】JK 触发器的特性方程为合T

触发器特性方程为

9． —个三级环形计数器的初始状态是态

=_____。 【答案】010

【解析】经过3的倍数个周期后，即39个周期后，则40周期后

10．制作ASIC 的方法大体可分为两种，一种是_____，即由半导体厂家制造；另一种是_____，用户通过计算机和开发工具，将所设计的电路或系统" 编程”到芯片上。

【答案】掩模方法；现场可编程方法

若

则特性方程为

. ，若J=K

,

令J=T符

则可完成_____触发器的

故2v 对应的数字量为102的二进制

为高位），则经过40个时钟周期后的状

二、简答题

11．图（a ）中所示的同步可预置4位计数器（CK 为时钟，预置数端为A 〜D ，输出端为当M=1时，电路预置数，当M=0时，电路计数），有如图（b ）所示的时序图。图（a ）中，门G2的平均传输延迟均为12m , 门

（1）0当M=1时，（2）当M=1时，

到

的平均传输延迟为18ns 。问： 的平均传输延迟为多少？

到

的平均传输延迟呢？

的建立时间、保持时间各为多少？

图 电路及时序图

【答案】（1）D 1的建立时间：输入低电平时

（2）的平均传输延迟为： 12（12（

的平均传输延迟为：

延迟）+（10+15）/2（建立时间均值）+（20+30）/2（置数传输延迟均值）+18（

延

迟）=61.5ns

12．设计一个异步7进制加法计数器。

【答案】（1）7进制计数器有7个有效状态

表

故至少需要3个触发器

另外用Y

表示进位输出变量。进行状态编码后，列出状态转换表如表所示。

输入高电平时

保持时间是

延迟）+（20+30）/2（置数传输延迟均值）+18（延迟）

=55ns

（2）求各触发器的时钟方程。为了选择方便，由状态表画出电路的时序图，如图（a ）所示。