2017年天津职业技术师范大学自动化与电气工程学院805电子技术基础之电子技术基础-数字部分考研题库
● 摘要
一、选择题
1． 串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传递。
A. 超前，逐位 B. 逐位，超前 C. 逐位，逐位 D. 超前，超前 【答案】B
【解析】①串行进位加法器若有多位数相加，将低位的进位输出信号接到高位的进位输入端，因此，任意1位的加法运算必须在低1位的运算完成之后才能进行，这种进位方式称为串行进位。这种加法器电路简单，但运算速度慢。②超前进位加法器:每位的进位只由加数和被加数决定，而与低位的进位无关。超前进位加法器大大提高了运算速度，但随着加法器位数的增加，超前进位逻辑电路越来越复杂。
2． —个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz , 经过（ ）可转换为4位并行数据输出。
A.8ms B.4ms C.8μs
D.4μs 【答案】B
【解析】串行数据逐一输入，一位数据输入时间l/lkHz=lms, 4位为4ms 。
3． —个四位二进制码加法计数器的起始值为1001，经过100个时钟脉冲后的值为（ ）。
A.1110 B.1111 C.1101 D.1100 【答案】C
【解析】1001经过16的倍数个周期后仍为1001，即96个时钟脉冲后计数器显示1001，再经历四个脉冲，即100个周期时，计数为1001+0100（4）=1101。
4． 要构成容量为的RAM , 需要多少片容量为的RAM? （ ）
A.2 B.4
C.8 D.32
【答案】D
【解析】总内存容量相同，
=0则D 触发器原来的状态Q （t ）为（ ）。
A.Q （t ）=0 B.Q （t ）=1 C.D （t ） D. 无法确定 【答案】B
【解析】D 触发器特性方程为
经偶数次脉冲变化后为原来的状态；经过奇数次
脉冲变化后为相反的状态，所以，原来的状态应该与2009次脉冲变化的状态相反。
6． 下列逻辑等式中不成立的有（ ）。
【答案】B 【解析】
7． 数字系统的实现的方法中，系统体积小、功耗低、可靠性高、易于进行修改的是（ ）。
A. 采用通用的集成逻辑器件 B. 采用单片微处理器作为核心实现。 C. 采用可编程逻辑器件PLD 。 D. 设计功能完整的数字系统芯片 【答案】C
8． 在双积分是（ ）。
【答案】B 【解析】双积分
转换器的原理是将输入的模拟电压信号转换成与之成正比的时间宽度信
内的平均值
参考电压
当计数第一次就截止，无法
号，然后在这个时间宽度里对固定频率的时钟脉冲计数，计数的结果就是正比于输入模拟电压的数字信号。如果输入电压在取样时间测出比例，无法测出电压。
5． 若将D 触发器的D 端与其相连，经过2009个有效时钟周期后，它的状态为Q （t+2009）
转换器中，输入电压在取样时间内的平均值与参考电压应满足的条件
9． TTL 逻辑门的低电平噪声容限、高电平噪声容限等于（
）。
【答案】D
【解析】噪声容限是保证输出高、低电平基本不变（或者说变化的大小不超过允许限度）的条件下，允许输入电平的波动范围。低电平噪声容限为低电平时允许输入电压最大值减输出电压的最大值；高电平噪声容限等于高电平时允许输出电压最小值减输入电压的最小值。
10．可以将输出端直接并联实现“线与”逻辑的门电路是（ ）。
A. 三态输出的门电路；
B. 推拉式输出结构的TTL 门电路 C. 集电极开路输出的TTL 门电路 D. 互补输出结构的CMOS 门电路 【答案】A
【解析】BC 两项，一般TTL 门输出端并不能直接并联使用，否则这些门的输出管之间由于，而烧坏器件。D 项，互不输出CMOS 门电路，输出端直低阻抗形成很大的短路电流（灌电流）接并联实现线或。
二、简答题
11．3位计数型AD 转换器如例图所示。设
采用四舍五入量化方式。试问：
图 电路图
（1）当
时，输出二进制数
=?
（2）转换误差为多少伏？ （3）怎样减少电路的转换误差？ （4）DA 转换器的最大输出电压
=?
计数器不工作。由于此时计数
【答案】计数型AD 转换器也属于直接AD 转换器。它由比较器、DA 转换器和计数器、控制门G 等部分组成。转换开始前计数器先清零。转换控制信号
相关内容
相关标签