2017年武汉轻工大学电气与电子工程学院808电子技术基础之电子技术基础-数字部分考研导师圈点必考题汇编
● 摘要
一、选择题
1． 用位的DRAM 设计位的存储器的系统需要的芯片数和地址线的根数是（ ）。
A.16片，10根
B.8片，10根
C.8片，12根
D.16片，12根
【答案】C
【解析】用小内存芯片设计大内存芯片总内存是保持不变的，芯片数为
将DRAM 每8个设为一组，共4组。先进行组选，在进行片选，所需要的地址线包括组选4根，片选8根，共12根。
2． 为将D 触发器转换为T 触发器，图所示电路的虚线框内应是（ ）。
A. 或非门
B. 与非门
C. 异或门
D. 同或门
图
【答案】D
【解析】由T 触发器和D 触发器的触发方程可得：
输入
3． 若函数与作同或运算，与Qn 作异或运算。 ，则与该函数逻辑相同的函数是（ ）。
【答案】A 【解析】
第 2 页，共 76 页 ，需要令
A 中
4． 三态逻辑门输出的状态不包括（ ）。
A. 高电平
B. 低电平
C. 低阻态
D. 闻阻态
【答案】C
【解析】高阻态是为了实现逻辑门不工作时相当于断路。三态输出门电路主要用于总线传输，
，该电路的信号被传到总线上，而其他任何时刻只有一个三态输出电路被使能（输出高、低电平）
三态输出电路处于高阻状态。
5． 若要将一异或门当作反相器（非门）使用，则输入端A 、B 端的连接方式是（ ）。
A.A 和B 并联使用
B.A 或B 中有一个接“0”
C.A 或B 中有一个接“1”
D. 不能实现
【答案】C 【解析】非门的逻辑方程为或者；并联使用还是异或；A 或B 中
；假如A 接有一个接“0”，假如A 接0, 则关系式变为F=B，表示原变量；A 或B 中有一个接
0, 则关系式变为F=B’，满足题意。
6． 在下列逻辑电路中，不是组合逻辑电路的是（ ）。
A. 译码器
B. 编码器
C. 全加器
D. 寄存器
【答案】D
【解析】一个触发器能储存1位二值代码，N 个触发器组成的寄存器能储存一组N 位的二值代码。只有使能端允许、被触发的时候状态才发生改变；而组合逻辑电路和时钟没有关系，输入端发生改变的同时，输出也会做相应的变化。
7． 引起组合逻辑电路中竞争与冒险的原因是（ ）。
A. 逻辑关系错
B. 干扰信号
第 3 页，共 76 页
C. 电路延时
D. 电源不稳定
【答案】C
【解析】将门电路两输入信号同时向相反逻辑电平跳变（一个10, 另一个
01）的现象称为竞争，由于电路延时在电路输出端可能产生尖峰脉冲的现象就称为竞争-冒险。
8． 若将D 触发器的D
端与其相连，经过2009个有效时钟周期后，它的状态为Q （t+2009）=0则D 触发器原来的状态Q （t ）为（ ）。
A.Q （t ）=0
B.Q （t ）=1
C.D （t ）
D. 无法确定
【答案】B
【解析】D 触发器特性方程为经偶数次脉冲变化后为原来的状态；经过奇数次脉冲变化后为相反的状态，所以，原来的状态应该与2009次脉冲变化的状态相反。
9． —个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz , 经过（ ）可转换为4位并行数据输出。
A.8ms
B.4ms
C.8μs
D.4μs
【答案】B
【解析】串行数据逐一输入，一位数据输入时间l/lkHz=lms, 4位为4ms 。
10．为了使钟控RS 触发器的次态为1，RS 的取值应为（ ）。
A.RS=0
B.RS=01
C.RS=10
D.RS=11
【答案】B
【解析】当S=l，R=0时，
时，电路维持原来的状态不变。
在SD=1；当S=0, R=1时
，当S=R=0
二、填空题
11．若CMOS 数字集成电路的电源电压
【答案】6.75。
【解析】CMOS 集成电路的电压噪声容限可达电源电压值的
第 4 页，共 76 页 为15V , 则它的直流噪声容限为_____。 且高电平和低电平的噪声容