题目：捷变频频综源研制

本文研究一种捷变频频综源的实现方案并进行了硬件设计。利用该方案设计的频综源频率捷变速度可小于1us。本文介绍了三种不同频率合成技术的实现方法，详细分析了输出信号的相位噪声及直接数字频率合成（DDS）的基本原理、实现方法，并对理想DDS进行了频谱分析，推导出了实际DDS输出的杂散分量；设计了一种实用的DDS信号发生器，分析了基于AD9954芯片实现捷变频频综源的可行性。通过电子设计自动化的方法，利用FPGA芯片设计了DDS的控制电路，给出了DDS输出信号的典型测量指标。最后分析了倍频器的工作原理及倍频对信号相位噪声和杂散分量的影响，并对混频电路进行了简单介绍。