2018年辽宁师范大学物理与电子技术学院719数字与逻辑电路之电子技术基础-数字部分考研基础五套测试题
● 摘要
一、简答题
1． 设计一个异步7进制加法计数器。
【答案】（1）7进制计数器有7个有效状态
表
故至少需要3个触发器
另外用Y
表示进位输出变量。进行状态编码后，列出状态转换表如表所示。
（2）求各触发器的时钟方程。为了选择方便，由状态表画出电路的时序图，如图（a ）所示。由时序图可得
图
（3）假设用JK 触发器来实现。由状态转换图可得到电路的次态卡诺图如图（b ）所示，根据次态卡诺图和JK 触发器的驱动表可得三个触发器各自的驱动卡诺图，如图（c
）所示。
图
根据驱动卡诺图写出驱动方程：
再画出输出卡诺图如图（d ）所示，可得电路的输出方程：
画出异步七进制计数器的逻辑图如图 （e ）所示。
检查能否自启动。画出电路完整的状态图，如图（
f ）所示。可见，如果电路进入无效状态111时，在CP 脉冲作用下可进入有效状态000, 所以电路能够自启动。
2． 已知函数F1和F2, 试用卡诺图求函数并将结果化为最简与或式:
【答案】
3． JK
触发器转换为T
触发器，画出电路连线图，不得使用其他任何器件。
【答案】由JK 触发器特性方程为所
示
需
要
将
以
如图所示。
下
触发器特性方程为提
供
四
种
选
择
题中，
图 JK 触发器转换为T ’触发器
4． CP 频率不变，欲使QD 的频率降为现在的，且保持占空比不变。应如何改变74LS161的接线？（不允许增加器件。）
图1
【答案】欲使线，如图2所示。
十二进制计数器的状态转换表如表所示。
的频率降为现在的^应使74LS161变为十二进制计数器。改变74LS161的连
相关内容
相关标签