2018年华中师范大学物理科学与技术学院837电子线路基础之电子技术基础-数字部分考研仿真模拟五套题
● 摘要
一、填空题
1． ROM 的存储阵列如图所示，存储“1”的存储单元用“•”表示。化简后的逻辑表达式为_____；的逻辑表达式为_____；的逻辑表达式为_____。
图
【答案】
【解析】ROM 的存储阵列上用点加深的地方代表一个最小项，表达式就是最小项之和。
2． 主从JK 触发器的一次变化问题是指:在时钟信号为高电平期间_____（①生触发器状态只能改变一次；②生触发器状态必能改变一次）。
【答案】①
【解析】主触发器本身为同步RS 触发器，在CP=1的全部时间输入信号都将对主触发器其控制作用，状态只能改变一次，可能会是保持，不是必改变一次。
3． n 个输入端的二进制译码器，共有_____输出端，对于每一组输入代码，有_____个输出端具有有效电平。
【答案】
个输出。
【解析】二进制译码器是将具有特定含义的二进制码转换成对应的输出信号，且每组二进制只对应一个有效输出，则n 个二进制输入对应
4．
【答案】163.75; 000101100011.01110101
【解析】二进制转换为十进制公式:码。
再由十进制数的每位数对应写出BCD8421
5． 欲构成能记最大十进制数为999的计数器，至少需要_____个双稳态触发器。
【答案】10
【解析】
6． 用ROM 实现1位全加器，要求容量为_____；实现4位并行加法器（含1位进位输入和1位进位输出），要求容量为_____。
【答案】线，
7． 对于D 触发器，欲使
【答案】
_____；
_____。
，则输入
D=_____。
根行线。
【解析】用ROM 与阵列实现1位全加器，有7根行线，根列线；4位并行加法器有根列
，可得【解析】根据D 触发器的特性方程
8． 电路如图所示，其中门电路均为TTL 门，则电路输出
图
【答案】
【解析】（1）中两个与非门，OC 门输出端并联在一起具有“线与”功能（2）中的门电路由于是与非门，其中的一个输入端连低电阻再连地是低电平输入，下端始终输出1，C=1时，上端门电路工作；C=0, 下端N 电路工作。
二、简答题
9． 试分析如图所示的可变模值，复位为0的同步计数器的PLA 阵列图。
图
【答案】（1）求出中间变量T 的函数式，从给定的PLA 阵列图中得知：
当
的取值与*
的状态值相等时T=0, 不等时T=l。
（2）求各触发器的激励函数式，从给定的PLA 阵列中得知：
若当T=0时，则有
当CP 脉冲到来时，不论各触发器的现态为何值，计数器均复位为0。 若当T=1时，则有
计数器这时为（3）改变输入变量
的4位二进制同步计数器。
的可取值，可得出模2至模16的同步计数器，如表所示；
表
相关内容
相关标签