● 摘要
随着多核处理器的逐步发展及其应用范围的扩大，多线程并行编程将成为程序开发的主流。由于计算机处理器核数的增加，程序开发的进程数目和共享资源也随之增多。然而，传统的由用户显式制导的使用锁和同步变量来实现同步的并行程序设计模型存在很大的局限性，并越来越多地表现出其难以适应程序发展需求的迹象。事务存储[1]（Transactional Memory，TM）提供了一种在CMP/SMP结构上程序并行执行和同步的方法，它能够解决锁机制带来的死锁、优先权倒置、编程困难等问题，提高程序的并发性。目前，研究人员对事务存储技术的研究主要是通过在系统结构模拟器上运行和分析目标事务存储系统来实现的。研究并实现一种专门用于模拟事务存储系统的模拟器，对事务存储技术和并行计算的研究工作具有重要意义。本论文研究了事务存储技术和系统结构模拟技术，并以现有的系统结构模拟器GEMS[2]（General Execution-driven Multiprocessor Simulator）为基础，研究、实现了一款基于执行驱动的，专门用于进行事务存储技术研究的硬件型事务存储系统模拟器。本模拟器支持对目标机的全系统功能模拟，以及对目标事务存储系统的建立、配置和操作。用户可利用本模拟器提供的事务编程接口来进行并行程序设计，并在目标事务存储系统的运行过程中进行数据统计，进而对其性能进行分析和评价。此外，本模拟器很好地实现了对事务内I/O操作的支持，并随之研究、实现了支持事务内I/O操作的线程阻塞/唤醒机制。在事务嵌套机制方面，本模拟器针对当前已有的闭合、开放嵌套机制的缺限，设计并实现了有条件部分回滚的条件嵌套机制，该机制在占用较小空间资源的同时，降低了事务回滚代价。实验表明，我们所提出的硬件型事务存储系统模拟器是有效的。论文的研究成果不仅对于事务存储技术的研究具有实际的意义，也为事务存储系统研究人员和并行程序开发人员提供了一个验证与测试的平台。