题目：(1-x)CaCu3Ti4O12 -xATiO3基陶瓷的制备和巨介电性能研究

随着电子器件小型化和高速化发展趋势的日益明显，高介电常数材料CaCu3Ti4O12  (CCTO)由于其在高介电常数电容器，动态随机存储器等高科技领域中的潜在应用而备受人们的关注。作为电子元器件的候选材料，CCTO材料应该具有高的介电常数和低的介电损耗。对于CCTO陶瓷的机理研究人们普遍接受的是内势垒层电容器 (IBLC)模型，即认为是由半导化的晶粒和绝缘的晶界组成，因此改善CCTO陶瓷介电性能的途径之一是减小晶粒电阻或增加晶界电阻。
本论文以 (1-x)CCTO-xATiO3（A=Ca2+, Sr2+, Ba2+）陶瓷为研究对象，通过传统的固相制备法研究不同工艺条件(预烧、烧结温度等)、CaTiO3、SrTiO3和BaTiO3的含量对 (1-x)CCTO-xATiO3（A= Ca2+, Sr2+, Ba2+）陶瓷的相结构、显微结构和介电性能的影响，期望获得高介电常数的介电陶瓷材料。
1. 采用传统固相法制备 (1-x)CCTO-xCaTiO3陶瓷，系统地研究了预烧温度、烧结温度、CaTiO3的含量等条件对 (1-x)CCTO-xCaTiO3陶瓷相结构、显微结构和介电性能的影响。结果表明：当预烧温度为920 ℃，烧结温度为1060 ℃，CaTiO3的含量为0.10时，获得了纯的类钙钛矿相结构，晶粒尺寸大小均匀，晶界清晰且致密性良好的陶瓷结构。当CaTiO3的含量为0.10时，陶瓷获得了较优的巨介电性能，介电常数得到了很大的提高，10 kHz下的介电性能为：εr=91441，tanδ=0.063；阻抗分析谱表明0.90CaCu3Ti4O12-0.10CaTiO3陶瓷内部存在着由半导化晶粒和绝缘晶界组成的内部阻挡层结构，晶粒电阻(Rg)为2567Ω·cm-1，晶界电阻(Rgb)为3.96×104Ω·cm-1，即可用IBLC理论来解释其巨介电性。
2. 研究BaTiO3引入对CaCu3Ti4O12陶瓷介电性能的影响规律，研究不同烧结温度、BaTiO3含量变化对 (1-x)CaCu3Ti4O12-xBaTiO3陶瓷的相结构、显微结构、介电性能、介电温谱和陶瓷的I/V特性的影响。研究结果表明：当预烧温度为940 ℃，烧结温度为1060 ℃，BaTiO3的含量为0.05时，获得了晶粒饱满、气孔少的0.95CCTO-0.05BaTiO3致密陶瓷。但是BaTiO3的加入使陶瓷的巨介电性能恶化：介电常数降低，介电损耗增大。少量BaTiO3的加入使陶瓷基本上保持了良好的温度稳定性，当BaTiO3的含量达到0.10时，陶瓷的介电常数和温度稳定性急剧的降低。
3. 详细研究SrTiO3含量对 (1-x)CaCu3Ti4O12-xSrTiO3陶瓷的相结构、显微结构、介电性能、介电温谱和陶瓷阻抗谱的影响。研究结果表明：当预烧温度为940 ℃，烧结温度为1040 ℃，SrTiO3的含量为0.05时，0.95CCTO-0.05SrTiO3陶瓷具有巨介电性，测试频率在40 Hz~105 Hz范围内，陶瓷的介电常数都在6.0×104以上，在10 kHz下其介电性能为：εr=109097，tanδ=0.078。相比CaCu3Ti4O12体系，0.95CCTO-0.05SrTiO3陶瓷的介电常数提高了35225。阻抗谱图表明：0.95CCTO-0.05SrTiO3陶瓷的晶粒电阻和晶界电阻分别为1275Ω·cm-1，4.68×104Ω·cm-1，其巨介电特性符合IBLC理论。
4. 依据上述的研究结果对 (1-x)CCTO-xATiO3（A= Ca2+, Sr2+, Ba2+）陶瓷的制备工艺和电性能进行了对比，结果表明：(1-x)CCTO-xATiO3（A= Ca2+, Sr2+, Ba2+）具有相似的烧结工艺，ATiO3的加入对陶瓷的介电性能影响很大，BaTiO3恶化了陶瓷的介电性能，0.90CaCu3Ti4O12-0.10CaTiO3，0.95CCTO-0.05SrTiO3陶瓷的介电性能均得到了很大的改善，10 kHz下0.90CCTO-0.10CaTiO3，0.95CCTO-0.05SrTiO3介电常数分别为91441，109097，与纯的CCTO相比，其介电常数得到了很大的提高，陶瓷的介电常数分别提高了17569，35225。