当前位置：问答库＞考研试题

一、简答题

1． 利用集成二进制计数器CT74163和必要的门电路，设计一个分频器。当输入X 为1Hz 方波时，输出y 为60Hz 方波（占空比为1）。要求采用模10计数器和模6计数器串联设计。画出整个电路的逻辑电路连接图，并做出每一个CT74163器件的状态转移图。CT74163的逻辑符号如图1所示。

图1

【答案】由题目分析可知题目的要求是用74163设计一个60进制计数器，采用模10和模6串联。

设计电路图如图2（a ）所示，状态转换图如（b ）（c ）所示。

图2（a ）

图2（b ）

图2（c ）

2． 逻辑电路如图1所示，已知CP 和X 的波形，试画出的波形。设触发器的初始状态为0。

图1 逻辑电路及输入波形

【答案】图1所示电路为两级边沿JK 触发器组成的电路，第一级JK 触发器J=K=1，构成T 触发器，即在脉冲信号下降沿翻转一次；第二级JK 触发器J=K，构成T 触发器，J=K=1时

，

时，由此可得电路的状态方程为：

输出的波形图如图2所示。

图2 输出波形图

3． 基本R-S FF、TTL 主从JK FF、维持-阻塞D FF、TTL 边沿JK FF和CMOS 主从JK FF组成电路及输入波形如图1所示，画出输出端的波形。

图1

【答案】这5种不同结构的触发器电路的特点如下：

（1）在由与非门构成的基本RS 触发器中，输入信号A 、B 在低电平时起作用，当B 出现低电平时，Q 端置1；当A 出现低电平时，Q 端置0。

（2）TTL 主从JK 触发器属于下降沿触发的触发器。在CP=1期间，若输入1，J 、K 保持不变，则主触发器按照“保持”、“置1”、“置0”和“翻转”四种功能执行；若输入J 、K 发生了变化，则要考虑主从JK 触发器的“一次变化”问题。

（3）维持-阻塞D 触发器属于上升沿触发的边沿触发器。由时钟CP 上升沿处对应的D 信号决定电路的输出，有异步置位、复位信号均在低电平时起作用。

同样在低电平时起作用。 （4）TTL 边沿JK 触发器属于下降沿触发的边沿触发器。由时钟CP 下降沿处对应的J 、K 信号决定电路的输出，但不存在“一次变化”问题。图中

（5）CMOS 主从JK 触发器属于上升沿触发的边沿触发器。CP=0期间，主触发器接收信号，CP 上升沿到达后从触发器接收主触发器所存的信号，并将此信号送至输出Q 端。异步置位、复位信号高电平起作用。

的波形示于图2中。