题目：基于DSP和FPGA的高速数据采集系统的设计及实现

随着计算机技术的飞速发展，数据采集系统得到了广泛的应用，数字信号处理器件性能的提高，和可编程逻辑器件的不断完善，推动了数据采集系统的发展。目前，高速数据采集系统的速率一般在几MSPS到几百MSPS，经模数转换后的数据通过缓冲存储器送入性能较低的DSP处理器，或通过各种总线送入微机，数据得不到及时处理，难以满足实时性的要求，且采样控制接口电路需占用大量的DSP资源和总线资源。本文在对目前大量高速数据采集系统进行研究和总结的基础上，提出了一种灵活的通用数据采集方案，该方案以可编程逻辑器件FPGA为核心，以高性能数字信号处理器为下位机，完成了数据采集的功能。本论文主要研究的内容和成果如下：通过对目前采样系统优缺点的比较，充分利用可编程逻辑器件的极大发展和FPGA灵活性等优点以及DSP快速的特点，开发了高速双通道通用数据采集系统，每个通道的采样率为10MSPS，采样精度为14Bits。整个系统围绕FPGA进行开发，在FPGA内部实现了两个异步FIFO，作为高速ADC和DSP的数据缓存；另外在FPGA内部还实现了基于分布式算法的FIR滤波器，使得转换后的数据在进入到FIFO之前先滤波；这样FPGA的资源得到了充分的利用，减轻了DSP的负担，使得DSP专门负责后端数据的处理。另外采用一片FPGA来实现多个独立器件的功能，省去了布局布线的麻烦，缩小了电路板的规模，同时FPGA的多次可编程性，可以根据设计要求，在不改变硬件电路的情况下，灵活地进行设计。系统具有结构紧密，布线简单，可靠性高等优点。