当前位置：问答库＞考研试题

一、名词解释

1． 同时多线程

【答案】同时多线程技术是一种简单、低成本的并行技术。与单线程处理机相比，同时多线程处理机只花费很小的代 价，而性能得到很大改善。在原有的单线程处理机内部为多个线程提供各自的程序计数器、相关寄存器以及其他 运行状态信息，一个“物理”处理机被模拟成多个“逻辑”处理机，以便多个线程同步执行并共享处理机的执行 资源。应用程序无需做任何修改就可以使用多个逻辑处理机。

二、简答题

2． 码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理? 为什么？

【答案】不合理。

指令最好是半字长或单字长，设计16位比较合适。一个字符的

单元字长为32

位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，所用的时间较长，不过，一条指令至 少占一个单元，若指令字长12位，一条指令只占了一个单元（32位）的12位，剩佘的22位就浪费了，这样看 来不合理，因为通常单字长指令很多，累计的浪费就很大。

3． 什么是内存? 什么是外存? 什么是CTU? 什么是适配器? 简述其功能。

【答案】（1）内存是指计算机内部的半导体存储器；半导体存储器的存储容量有限，因此计算机中又配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。内存和外存共同用来保存二进制数据。

（2）把运算器和控制器合在一起称为中央处理器，简称CPU 。它用来控制计算机及进行算术逻辑运算。

（3）适配器是指连接主机与外设的一个中间电路，也称作接口，其作用相当于一个转换器，它可以保证外围设备用计算机系统特性所要求的形式发送或接收信息。

是7位，如果设计主存

三、计算题

4． 某处理机主频为40MHz ，数据总线64位，总线仲裁和地址传送需要2个时钟周期，cache 行大小为32字节，主存访问时间为100ns 。

（1） cache 读操作缺失的延迟时间是多少？

（2）总线带宽是多少？

（3）如果用该处理机组成多处理机系统，并将一个cache 行的数据传输至另一个处理机，已知通信建立时间为2两，处理机间数据传输带宽为

多少？

【答案】（1）时钟周期=

需次总线传输。

cache 读操作缺失延迟=总线仲裁时间+主存读操作时间+总线传输时间

（2）总线带宽

远程操作的总延迟时间=通信建立时间+处理机间数据传输时间

（3）有效数据传输带宽

一次总线传输的字节数=64/8=8，一个cache 行

那么远程操作的有效数据传输带宽是

一、名词解释

1． AMP

【答案】同构多核处理机可以构成非对称

也可以采用异构多核和共享存储器构成。

多核结构。若处理机芯片内部是同构多核，但多核系统每个核运行一个独立的操作系统或同一操作系统的独立实例，那就变成非对称多核。

二、简答题

2． 说明存储器总线周期与总线周期的异同点。

总线周期用于对接口中的端口进行读写。 【答案】存储总线周期用于对内存读写，

3． 什么是存储容量? 什么是单元地址? 什么是数据字? 什么是指令字？

【答案】（1）存储器所有存储单元的总数称为存储器的存储容量。

（2）每个存储单元的编号，称为单元地址。

（3）如果某字代表要处理的数据，称为数据字。

（4）如果某字代表一条指令，称为指令字。

三、计算题

4． 用IEEE754标准求32位除法计算结果。

【答案】