2017年中国科学技术大学核科学技术学院810电子学基础之电子技术基础-数字部分考研冲刺密押题
● 摘要
一、选择题
1． 正逻辑系统中的NAND 与非门，在负逻辑系统中是（ ）门。
A.AND 与门 B.OR 或门 C.NAND 与非门
D.NOR 或非门
【答案】D
【解析】正逻辑与非逻辑如表（a ）所列。
表（a ）
分别取反后为负逻辑如表（b ）所列。
表（b ）
2． OC 门在使用时，下列说法哪个是错误的是（ ）。
A. 输出端可以并联；
B. 使用时，应在输出端和电源之间接一个电阻； C. 输出端并联实现或逻辑关系；
D.0C 门在工作时，输出端有两个状态，高电平、低电平。 【答案】C
【解析】0C 门输出端并联并接上上拉电阻接电源可以实现“线与”逻辑关系，改变上拉电阻所连接的电源大小可以实现输出电平的变化。
3． 若用JK 触发器来实现特性方程
A. B. C. D.
【答案】B
【解析】已知JK 触发器的特性方程为以得到令
4． 若函数
实现特性方程为
经过比较可
则JK 端的方程应为（ ）。
则有（ ）。
【答案】D 【解析】
可见
包含
中所有最
小项，故应选D 。
5． 为了使钟控RS 触发器的次态为1，RS 的取值应为（ ）。
A.RS=0 B.RS=01 C.RS=10 D.RS=11 【答案】B
【解析】当S=l，R=0时，
在SD=1；当S=0, R=1时
，
当S=R=0
时，电路维持原来的状态不变。
6． 三态逻辑门输出的状态不包括（ ）。
A. 高电平 B. 低电平 C. 低阻态 D. 闻阻态 【答案】C
【解析】高阻态是为了实现逻辑门不工作时相当于断路。三态输出门电路主要用于总线传输，，该电路的信号被传到总线上，而其他任何时刻只有一个三态输出电路被使能（输出高、低电平）三态输出电路处于高阻状态。
7． 引起组合逻辑电路中竞争与冒险的原因是（ ）。
A. 逻辑关系错 B. 干扰信号 C. 电路延时 D. 电源不稳定 【答案】C
【解析】将门电路两输入信号同时向相反逻辑电平跳变（一个1
0, 另一个
1）的现象称
为竞争，由于电路延时在电路输出端可能产生尖峰脉冲的现象就称为竞争-冒险。
8． 为构成的RAM 区，共需位的RAM 芯片（ ）片。
A.64 B.32 C.16 D.8
【答案】C 【解析】
9． 如图所示各电路中，减法计数器是（ ）。
图
【答案】A
【解析】异步三位二进制计数器采用T ’触发器实现。AD 两项，为上升沿触发，
应以
依次作为三个触发器的脉冲信号。BC 两项，为下降沿触发，应以
作为三个触发器的脉冲信号。
10．若（ ）
依次
则它的最简“与或”式是
相关内容
相关标签