当前位置：问答库＞考研试题

一、选择题

1． 为了使设备相对独立，磁盘控制器的功能全部转到设备中，主机与设备间采用 （ ）接口。

A.SCSI

B. 专用

C.ESDI

【答案】A

2． 下列AOE 网表示一项包含8个活动的工程。通过同时加快若干进度可以缩短整个工程的工期。下列选项中，加快其进度就可以缩短工程工期的是（ ）

A.c 和e

B.d 和e

C.f 和d

D.f 和h

【答案】C

【解析】根据AOE 网的定义可知，同时缩短几条关键路径上的活动时间，可以缩短整个工期。

3． 完整的计算机系统应包括（ ）。

A. 运算器、存储器、控制器

B. 外部设备和主机

C. 主机和实用程序

D. 配套的硬件设备和软件系统

【答案】D

4． 多核处理机是_____计算机，它有_____个CPU 。（ ）

A. 空间并行，1

B. 时间并行，多

C. 空间并行，多

D. 时间并行，1

【答案】C

5． 下列有关RAM 和ROM 的叙述中，正确的是（ ）。

I.RAM 是易失性存储器，ROM 是非易失性存储器

II.RAM 和ROM 都采用随机存取方式进行信息访问

III.RAM 和ROM 都可用作Cache

IV .RAM 和ROM 都需要进行刷新

A. 仅I 和II

B. 仅II 和III

C. 仅I 、II 和IV

D. 仅II 、III 和IV

【答案】A

RAM 中的内容断电后即丢失ROM 中的内容断电后不会丢失，，【解析】（易失性）（非易失性）

，区别在同时RAM 和ROM 都采用随机存取方式（即CPU 对任何一个存储单元的存取时间相同）

于RAM 可读可写，ROM 只读不写。而ROM 显然不可用作Cache ，也不需要刷新，所以III 和IV 的叙述都是错误的。

6． 下面的论述中，不正确的是（ ）。

A. 超线程技术在一颗处理机芯片内设计多个逻辑上的处理机内核

B. 多线程技术能够屏蔽线程的存储器访问延迟，增加系统吞吐率

C. 多指令流单数据流（MISD ）结构从来没有实现过

D. 超标量技术是同时多线程技术在英特尔系列处理机产品中的具体实现

【答案】D

7． 主机甲和乙已建立了TCP 连接，甲始终以MSS=1KB大小的段发送数据，并一直有数据发送；乙每收到一个数据段都会发出一个接收窗口为10KB 的确认段。若甲在t 时刻发生超时时拥塞窗

口为8KB , 则从t 时刻起，不再发生超时的情况下，经过10个RTT 后，甲的发送窗口是（ ）

A.10KB

B.12KB

C.14KB

D.15KB

【答案】A

【解析】发送窗口是接受窗口和拥塞窗口的最小值，这里接收窗口总是10KB 。拥塞窗口到那个时候是大于10KB 的，取最小值。

8． 在一个文件被用户进程首次打开的过程中，操作系统需做的是（ ）

A. 将文件内容读到内存中

B. 将文件控制块读到内存中

C. 修改文件控制块中的读写权限

D. 将文件的数据缓冲区首指针返回给用户进程

【答案】B

【解析】概念

9． 设n 是描述问题规模的非负整数，下面程序片段的时间复杂度是（ ）。

A.

B.

C.

D.

【答案】A

【解析】其中，以基本的原操作重复执行的次数作为算法的时间度量。题目中的基本运算是语句，则有设其执行时间为T （n ）

10，Cache 有4个行，Cache 和主存之间交换的块大小为1个字假设某计算机按字编址。若Cache ．

的内容初始为空，采用2路组相联映射方式和LRU 替换算法，当访问的主存地址依次为0, 4，8, 2, 0, 6, 8, 6, 4，8时，命中Cache 的次数是（ ）。

A.1

B.2

C.3

D.4

【答案】C 。

【解析】Cache 有4个行，2路组相联，即Cache 被分成2组，每组2行。主存地址为0〜1、4〜5、8〜9可映射到第0组Cache 中，主存地址为2〜3、6〜7可映射到第1组Cache 中。Cache 初始为空，采用LRU 替换算法，当访问主存的10个地址依次为0, 4, 8, 2, 0, 6, 8, 6, 4, 8时，命中Cache 的次数共有3次，分别发生在第7、8和10步时。

11．MD 光盘和PC 光盘是（ ）型光盘。

A. 只读

B. —次

C. 重写

【答案】C

12．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是（ ）。

A.11001011

B.11010110

C.11000001

D.11001001