当前位置:问答库>考研试题

2017年长沙理工大学计算机与通信工程学院408计算机学科专业基础综合之计算机组成原理考研题库

  摘要

一、简答题

1. 说明存储器总线周期与总线周期的异同点。

总线周期用于对接口中的端口进行读写。 【答案】存储总线周期用于对内存读写,

2. 什么是指令? 什么是程序?

【答案】(1)每一个基本操作称为一条指令。

(1)解决某一问题的一串指令序列,称为程序。

3. 现代计算机系统如何进行多级划分? 这种分级观点对计算机设计会产生什么影响?

【答案】(1)现代计算机系统可分为五个层次

① 第一级是微程序设计级或逻辑电路级,是一个实在的硬件级,由硬件直接执行;② ② 第二级是一般机器级,称为机器语言级,也是硬件级,它由微程序解释机器指令系统; ③ 第三级是操作系统级,它由操作系统程序实现;

④第四级是汇编语言级,由汇编程序支持和执行,它给程序人员提供一种符号形式语言,以减少程序编写的复杂性;

⑤第五级是高级语言级,它是面向用户的,为方便用户编写应用程序而设置的。

(2)对计算机设计产生的影响

①用这种用一系列的级来组成计算机的概念和技术,对了解计算机如何组成提供了一种好的结构和体制;

②而且用这种分级的观点来设计计算机,对保证产生一个良好的系统结构也是很有帮助的。

4. 比较单总线、多总线结构的性能特点。

【答案】(1)单总线结构是通过一组总线连接整个计算机系统的各大功能部件,即各大部件之间的所有的信息传 送都通过这组总线。其结构如图1所示。优点是允许与内存之间直接交换信息,只需分配总线使用权,不需要设备之间或设备干预信息的交换,即总线资源是由各大功能部件分时共享的。缺点是由于全部系统部件都连接在一组总线上,总线的负载很重,可能使其吞量达到饱和甚至不能胜任的程度,故多为小型机 和微型机采用。

图1 单总线结构

(2)双总线结构有两条总线,一条是内存总线,用于

另一条是

构中,通道是计算机系统 中的一个独立部件,使

理器,故双总线通常在大、中型计算机中采用。

内存和通道之间进行数据传送;总线,用于多个外围设备与通道之间进行数据传送。其结构如图2所示。双总线结的效率大为提高,并可以实现形式多样且更为复杂的数据传送。优点是以增加通道这一设备为代价的,通道实际上是一台具有特殊功能的处

图2 双总线结构

(3)三总线结构在计算机系统各部件之间采用三条各自独立的总线来构成信息通路。这三条总线是:内存总线,

输入瑜出

于总线和直接存储器访问总线供总线,如图所示。内存总线用

和各类外设之间通讯用

;总和内存之间传送地址、数据的控制信息

;线使内存和高速外设之间直接传送数据。通常在三总线系统中,任一时刻只使用一种总线,但若使用多入口存储器,内存总线可与

系统总线的工作效率较低。

总线同时工作,此时三总线系统比单总线系统运行得更快。或内存间接传送,所以三总线但是三总线系统中,设备不能直接进行信息传送,而必须经过

图3 三总线结构

5. 比较数字计算机和模拟计算机的特点。

【答案】(1)模拟计算机的特点是数值由连续量来表示,运算过程也是连续的,用电压表示数据,采用电压组合和测量值的计算方式,盘上连线的控制方式;

(2)数字计算机是在算盘的基础上发展起来的,采用数字表示数量的大小,其主要特点是按位运算,并且不连续地跳动计算,用数字0和1表示数据,采用数字计数的计算方式,程序控制的控制方式;

(3)与模拟计算机相比,数字计算机的精度高,数据存储量大,逻辑判断能力强。

二、分析题

6. 浮点数四则运算的基本公式如下:

其中

.

算器的逻辑结构图。

【答案】浮点乘法和除法相对来说比较简单,因为尾数和阶码可以独立处理:浮点乘法只需对尾数作定点乘和阶码作定点加,而浮点除法只需对尾数作定点除和阶码作定点减即可。不论乘法和除法,需将结果规格化。

浮点加减法较复杂,原因在于尾数相加或减之前必须对阶。为此,将较小的阶码X 。

对应的尾数

(1)计算

(2)将

(3)计算

(4)将结果规格化。

图为浮点运算器的结构图。该运算器由两个相对独立的定点运算器组成。阶码部件只进行加、减操作,

实现对阶(求阶差)和阶码加减法操作

部件完成。寄存器尾数部分可进行加、减、乘、除运算,并与阶码部件协同完成对阶和规格化等功能。尾数的加、减由加法器完成,尾数乘除由高速乘除和积商寄存器本身具有移位功能,以便完成对阶和规格化等操作。

移右移位以得到一个新的尾数

. 这样就能与进行运算。因此浮点加减法需要四步运算: ; (定点减法)位以形成. ; (定点加法或减法)试画出浮点运

7. 比较同步定时与异步定时的优缺点。

【答案】同步定时协议采用公共时钟,具有较高的传输频率。但由于同步总线必须按最慢的模块来设计公共时钟,当各功能模块存取时间相差很大时,会大大损失总线效率。

异步定时的优点是总线周期长度可变,不把响应时间强加到功能模块上,因而允许快速和慢速的功能模块都能连接到同一总线上。但缺点是:总线复杂,成本较高。