题目：聚偏氟乙烯基介电复合材料的结构设计和界面调控研究

随着电子器件和设备向着小型化、多功能化的方向发展，电子封装技术已经进入高密度的系统级封装发展阶段。系统级封装需求具有高介电性能的嵌入式无源电容器，以节省线路板空间和提高储能密度。导体(半导体)/聚合物复合材料能够凭借“绝缘体—导体”的渗流转变效应在较低含量时获得极高介电常数，因而受到广泛关注。然而随之而来的高介电损耗及漏导电流却限制其的实际应用范围。鉴于此，本论文以聚偏氟乙烯(PVDF)为基体，主要通过结构设计和界面调控两种手段来改善导体(半导体)/PVDF复合材料的介电性能，在保持高介电常数的同时有效降低介电损耗，使所研制的新型PVDF基介电复合材料能够成为嵌入式无源电容器的理想材料。 采用层状定向结构改善PVDF基复合材料的介电性能。以球磨热压法处理锌(Zn)或铝(Al)球和PVDF粉的混合料，制得2-3型Zn片(ZFs)/PVDF和Al片(AFs)/PVDF复合材料。ZFs在PVDF基体中的层状定向排布提升复合材料的渗流阈值至24 vol%，同时由于增强的界面极化使介电常数高达127(102 Hz)。在层状定向结构中，ZFs被PVDF阻隔，从而有效降低复合材料的介电损耗，渗流附近时其仅为0.19。此外，复合材料的介电性能具有良好的低频稳定性(102-105 Hz)和温度稳定性(0-100 °C)。对AFs/PVDF复合材料而言，其渗流阈值更高。当AFs含量为21 vol%时，复合材料介电常数可达30，而介电损耗低至0.02，同时介电性能的频率稳定性更好。2-3型PVDF基复合材料的介电性能还具有明显的各向异性。在水平方向上，ZFs/PVDF和AFs/PVDF复合材料的介电常数分别高达176和270(103 Hz)，而在垂直方向上对应的数值为57和30。于此同时，复合材料的介电损耗始终保持在0.06以下。上述具有层状定向结构的PVDF基复合材料适于制作嵌入式无源电容器。 凭借叠层结构优化PVDF基复合材料的介电性能。以传统的溶液法制备石墨烯(RGO)/PVDF复合材料，选取其中介电常数高而介电损耗相对较低的一组复合材料，通过内嵌PVDF薄层构成叠层结构。调控PVDF插层的数量和厚度可以影响界面极化和自由电荷或载流子的移动，从而达到优于介电性能的目标。当PVDF插层的数量为5，而每层厚度为0.068 mm时，RGO/PVDF复合材料的介电性能最优，介电常数高达252(102 Hz)，而介电损耗为1.55。 通过引入有机界面改善PVDF基复合材料的介电性能。以γ-氨丙基三乙氧基硅烷(APTES)为有机偶联剂，修饰纳米棒状半导体硫化铋(Bi2S3)，并制备Bi2S3/PVDF和APTES-Bi2S3/PVDF复合材料。相比而言，有机界面APTES改善Bi2S3在PVDF基体中的分散性以及两者间的界面相容性。因此，APTES-Bi2S3/PVDF复合材料的渗流阈值更高(10 vol%)，同时渗流附近的介电常数由183快速上升至273(103 Hz)，而相应的损耗则从1.22下降到0.73。 借助于无机绝缘界面提升PVDF基复合材料的介电性能。Zn和Al发生自钝化，形成无机绝缘界面。在以Zn和Al分别为填料而制备的PVDF基复合材料中，相应的介电常数高达52和21(103 Hz)。与此同时，无机绝缘界面通过抑制自由电荷或载流子的自由移动，而使上述两类复合材料的介电损耗始终控制在0.05下。此外，Zn(Al)/PVDF复合材料的渗流阈值更高(> 24 vol%)，以及介电性能均具有良好的低频稳定性(102-105 Hz)。 选择无机半导界面增强PVDF基复合材料的介电性能。高温煅烧Zn粉，得到Zn-ZnO“导体-半导体”核壳材料。在所制备的Zn-ZnO/PVDF复合材料中，无机半导界面ZnO的存在产生Zn-ZnO和ZnO-PVDF双重界面极化，使复合材料的介电常数在较低含量下获得较高介电常数。同时，ZnO半导界面在很大程度上控制Zn-ZnO颗粒的自由电荷或载流子的迁移，从而有效降低复合材料的介电损耗。通过调控ZnO界面的厚度，Zn-ZnO/PVDF复合材料的介电性能得到进一步优化。最优复合材料的介电常数和损耗分别为60和0.07(14 vol%，103 Hz)，因而成为一种嵌入式无源电容器的理想目标材料。