当前位置：问答库＞考研试题

一、名词解释

1． 同时多线程

【答案】同时多线程技术是一种简单、低成本的并行技术。与单线程处理机相比，同时多线程处理机只花费很小的代 价，而性能得到很大改善。在原有的单线程处理机内部为多个线程提供各自的程序计数器、相关寄存器以及其他 运行状态信息，一个“物理”处理机被模拟成多个“逻辑”处理机，以便多个线程同步执行并共享处理机的执行 资源。应用程序无需做任何修改就可以使用多个逻辑处理机。

2． 线程级并行

【答案】线程级并行（

的空闲时间这一问题而引入的。

）技术是针对如何减少处理机执行部件

二、简答题

3． 现代计算机系统如何进行多级划分? 这种分级观点对计算机设计会产生什么影响？

【答案】（1）现代计算机系统可分为五个层次

① 第一级是微程序设计级或逻辑电路级，是一个实在的硬件级，由硬件直接执行；② ② 第二级是一般机器级，称为机器语言级，也是硬件级，它由微程序解释机器指令系统； ③ 第三级是操作系统级，它由操作系统程序实现；

④第四级是汇编语言级，由汇编程序支持和执行，它给程序人员提供一种符号形式语言，以减少程序编写的复杂性；

⑤第五级是高级语言级，它是面向用户的，为方便用户编写应用程序而设置的。

（2）对计算机设计产生的影响

①用这种用一系列的级来组成计算机的概念和技术，对了解计算机如何组成提供了一种好的结构和体制；

②而且用这种分级的观点来设计计算机，对保证产生一个良好的系统结构也是很有帮助的。

4． 为什么在页式虚拟存储器地址变换时可以用物理页号与页内偏移量直接拼接成物理地址，而在段式虚拟 存储器地址变换时必须用段起址与段内偏移量相加才能得到物理地址？

【答案】由于物理页与虚拟页的页面大小相同，且为2的整数次幂，所以页式虚拟存储器地址变换时可以用物理 页号与页内偏移量直接拼接成物理地址。而段式虚拟存储器的各段大小不同，且段起始地址任意，所以必须用段 起址与段内偏移量相加才能得到物理地址。

5． 码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理? 为什么？

【答案】不合理。

指令最好是半字长或单字长，设计16位比较合适。一个字符的是7位，如果设计主存单元字长为32

位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，所用的时间较长，不过，一条指令至 少占一个单元，若指令字长12位，一条指令只占了一个单元（32位）的12位，剩佘的22位就浪费了，这样看 来不合理，因为通常单字长指令很多，累计的浪费就很大。

6． 什么是指令? 什么是程序？

【答案】（1）每一个基本操作称为一条指令。

（1）解决某一问题的一串指令序列，称为程序。

7． 计算机的系统软件包括哪几类? 说明它们的用途。

【答案】系统软件用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能及用途。它包括以下四类：

（1）各种服务性程序，如诊断程序、排错程序、练习程序等；

（2）语言程序，如汇编程序、编译程序、解释程序等，用于把源程序翻译或解释成目的程序；

（3）操作系统，用来管理计算机资源（如处理器、内存、外部设备和各种编译、应用程序）和自动调度用

户的作业程序，而使多个用户能有效地共用一套计算机系统；

，实现有组织地、动态地存储大量相关数据，方便多用户访（4）数据库管理系统（DBMS ）

问计算机软、硬件资源。

三、计算题

8． 某处理机主频为40MHz ，数据总线64位，总线仲裁和地址传送需要2个时钟周期，cache 行大小为32字节，主存访问时间为100ns 。

（1） cache 读操作缺失的延迟时间是多少？

（2）总线带宽是多少？

（3）如果用该处理机组成多处理机系统，并将一个cache 行的数据传输至另一个处理机，已知通信建立时间为2两，处理机间数据传输带宽为

多少？

【答案】（1）时钟周期=

次总线传输。

cache 读操作缺失延迟=总线仲裁时间+主存读操作时间+总线传输时间

（2）总线带宽

那么远程操作的有效数据传输带宽是一次总线传输的字节数=64/8=8，一个cache

行需

远程操作的总延迟时间=通信建立时间+处理机间数据传输时间

（3）有效数据传输带宽

四、综合应用题

9． —个组相联

存地址的格式。.

【答案】主存储器共包含个字，所以主存地址长度为19位。

位用每块128=27字，所以块内字需要7位表示。

由64个行组成，每组4行，共分成16组，所以组号需要4位表示。剩余的

作标记。

所以，主存地址格式如下所示。

10．用原码阵列除法器计算

【答案】（1）符号位

去掉符号位后

（注:先乘1个比例因子变成小数）。

由64个行组成，每组4行。主存储器包含4K 个块，每块128字。请表示内

余数为