2017年安徽大学数字电子技术基础(同等学力加试)复试仿真模拟三套题
● 摘要
一、简答题
1． 用MSI 计数芯片74LS161或74LS160设计十三进制计数器。必要时可用少量门电路。
【答案】方法一：异步清0法
电路如图（1）所示。计数脉冲加到CP 输入端，计数控制端EP 、ET 和置数控制端接高电平1，以使
电路允许计数；然后用一个与非门实时监视计数器的状态，当计数到1101（即
，立即将计数器强行复0。
上：
）
时，与非门输出低电平，此低电平加到直接复位端
图（1） 用异步清0法和74LS161构成十三进制加计数器
方法二：同步置0法
电路如图图（2）所示，计数脉冲CP 加到CP 输入端；计数控制端EP ，ET 接高电平1（允许；直接复位端计数）
加到并行置数控制端
；并行输入数据接高电平1（不清0）
均接低电平0；然后用
）时，与非门输出低电平，此低电平
一个与非门实时监视计数器的状态，当计数到1100（即
上，使允许并行置数，下一个CP 脉冲到达时计数器即被置数为0000。
图（2） 用同步置0法构成十三进制加计数器
方法三：同步置数法
电路如图（3）所示，图中并行输入数据C=l,
非门输出低电平
，
设置为0011，当电路计数到1111时，
下一个CP 到达后电路状态即变为0011，然后变
为
直到1111。电路有13个状态，故为十三进制计数器。
图（3） 用同步置数（置3）法构成的十三进制加计数器
方法四：多片级联法
电路如图图（4）所示，信号CP 同时加到两片的时钟输入端；并行输入数据全部设置为0000；异步清0端
；低位片（左片）的EP 、ET 接高电平1（即始终允许计数），皆接高电平1（不清0）
ET 端，其进位输出C 接高位片的EP 、以使“个位片”计数到1001时，下一个CP 到达后允许“十；与非门用于监视十位片计数到0001。个位片计数到0010时（即12（W1时），其位片”计数）输出使两片的
下一个CP 到达后电路同时置0。注意，多片级联后，仍可使用异步清0、同
步置0、同步置数等电路技术。
图（4） 用两片74LS160级联和同步置0法构成十三进制加计数器
2． （1）写出
的对偶式；
（2）用逻辑代数定理与公式证明:（3）用逻辑代数定律与公式化简:
（4）将如图（a ）所示的逻辑电路改用与非门实现。
【答案】（1）根据对偶规则，（2）
的对偶式为:
（3）
，可写出输出的逻辑表达式
（3）根据图（a ）
则其与非门实现如图（b ）所示。
图
3． 用3线-8线译码器CT74LS138
和门电路实现多输出函数
【答案】
电路图如图所示
相关内容
相关标签