当前位置:问答库>考研试题

2017年厦门大学萨本栋微米纳米科学技术研究院822微机原理考研强化模拟题

  摘要

一、选择题

1. 为实现某次DMA 传送,对DMA 通道的初始化通常是在以下哪种情况下完成的( )。

A.CPU 读/写操作完成之后

B. 上电启动过程中

C.DMA 控制器取得控制权之前

D.DMA 控制器取得总线控制权之后

【答案】C

2. 能够实现对I/O端口进行写操作的指令。( )

A.

B.

c.

D.

【答案】D

【解析】为了CPU 能和不同速度的存储器或I/O接口进行连接,设计了Ready 输入信号。CPU 在每个总线周期的状态对Ready 进行采样。当Ready 信号有效时表示存储器或I/O准备好发送

采样到Ready 为低电平以或接收数据。CPU 执行典型的总线周期,在4个T 状态内完成总线操作。如果存储器或I/O的速度较慢,不能与CPU 的速度相匹配,可令Ready 为低电平。CPU 在

后,便在之后插入,延长读写周期,使CPU 能和较慢速度的存储器或I/O接口相匹配。为 1时,被访问部件准备就绪;为0时,被访问部件未准备就绪。

3. “MOV AX,0F00FH AND 253BH;”执行后,AX 中的值为( )。

A.F53FB

B.200H

C.0F00FH

D.253BH

【答案】B

【解析】0F00FHAND253BH 是一个表达式,其中AND 是逻辑运算符,运算后产生一个逻辑运算值,以作为指令中的源操作数使用。其最终计算的逻辑运算值等于200BH 作为源操作数送给AX 。

4. 若AL 、BL 中是压缩BCD 数,且在执行ADDAL ,BL 之后,(AL )=0CH,CF=1,AF=0。再执行DAA 后,(AL )=( )。

A.02H

B.12H

C.62H

D.72H

【答案】B

【解析】执行ADDAL ,BL 之后,(AL )=0CH。因为CF=1,AF=0,因此要进行加6调整,0CH+6=12H。

5. 动态RAM 芯片在刷新时,刷新逻辑除提供刷新地址外,还必须提供( )信号。(L 表示低电平,H 表示高电平)

A.

B.

C.

D.

【答案】A

6. 执行INTn 指令或响应中断时,CPU 完成的操作次序是( )。

A.FLAGS 寄存器(FR )先入栈,其次CS ,最后IP

B.CS 在先,其次IP ,最后FR 入栈

C.FR 在先,其后依次是IP ,CS

D.IP 在先,其次CS ,最后FR

【答案】A

【解析】INTn 为中断指令,n 为中断类型号,占用一个字节。CPU 根据类型号n ,将中断类型号n 乘以4就得到中断向量的存放地址,从nx4开始的两个字节单元存放着中断处理程序入口地址的IP ;从n ×4+2开始的两个字节单元存放着中断处理程序入口地址的CS 。INTn 指令执行时完成如下操作:

; 取中断处理程序偏移地址

; 取中断处理程序段地址

于是CPU 就转去执行该中断处理程序。

由此分析可知:执行INTn 指令或响应中断时,CPU 保护现场的次序是FLAGS 寄存器(FR )先入栈,其次CS ,最后IP 。

7. Pentium 微处理机配置的超标量执行机构允许( )以并行方式执行。

A. —条指令

B. 两条指令

C. 三条指令

D. 四条指令

【答案】B

8. (多选)要利用INT20H 中断退出用户程序必须满足哪些条件( )。

A. 程序定义为过程

B. 属性为FAR

C. 程序结尾必须用ENDLABEL 结束

D. 代码段首必须有以下指令:

【答案】ABD

9. 下面( )不是CPU 和外围设备之间数据交换的方式。

A.DMA 方式

B. 异步传送方式

C. 中断方式

D.I/O通道方式

【答案】B

10.若8259A 的ICW2设置为28H , 从IR3引入的中断请求的中断类型码是( )。

A.2AH

B.2BH

C.2CH

D.2DH

【答案】B

【解析】8259A 的ICW2是设置中断类型码的初始化命令字。其低3位表示了该芯片的IROIR7的类型编码。8259A 的ICW2设置为28H 时,表示其IR0的中断类型码为28H , 所以IR3的中断类型码为28H+3=2BH。

11.若用6264SRAM 芯片(8K ×8位)组成128KB 的存储器系统,需要( )片6264芯片。

A.16

B.24

C.32

D.64

【答案】A

【解析】每片6264SRAM 的容量为8KB , 则组成128KB 的存储系统共需128/8=16片6264芯片。