当前位置:问答库>考研试题

2018年浙江大学生物医学工程与仪器科学学院408计算机学科专业基础综合之计算机组成原理考研基础五套测试题

  摘要

一、选择题

1. 相对于微程序控制器,硬布线控制器的特点是( )。

A. 指令执行速度慢,指令功能的修改和扩展容易

B. 指令执行速度慢,指令功能的修改和扩展难

C. 指令执行速度快,指令功能的修改和扩展容易

D. 指令执行速度快,指令功能的修改和扩展难

【答案】D

【解析】在同样的半导体工艺条件下,硬布线(组合逻辑)控制器的速度比微程序控制器的速度快。这是因为硬布线控制器的速度主要取决于逻辑电路的延迟,而微程序控制器增加了一级控制存储器,执行的每条微指令都要从控制存储器中读取,影响了速度。由于硬布线控制器一旦设计完成就很难改变,所以指令功能的修改和扩展难。因此,硬布线控制器的特点是指令执行速度快,指令功能的修改和扩展难。

2. MD 光盘和PC 光盘是( )型光盘。

A. 只读

B. —次

C. 重写

【答案】C

3. 双端口存储器所以能高速进行读/写,是因为采用( )。

A. 高速芯片

B. 两套相互独立的读写电路

C. 流水技术

D .新型器件

【答案】B

4. 在软盘存储器中,软盘适配器是( )。

A. 软盘驱动器与CPU 进行信息交换的通道口

B. 存储数据的介质设备

C. 将信号放大的设备

D. 抑制干扰的设备

【答案】A

5. 数据链路层采用后退N 帧(GBN )协议,发送方已经发送了编号为0〜7的倾。当计时器超时,若发送方只收到0、2、3号帧的确认,则发送方需要重发的帧数是( )。

A.2

B.3

C.4

D.5

【答案】C

【解析】后退N 帧协议,即GO-BACK-N 策略的基本原理是,当接收方检测出失序的信息帧后,要求发送方重发最后一个正确接收的信息帧之后的所有未被确认的帧;或者当发送方发送了N 个帧后,若发现该N 帧的前一个帧在计时器超时后仍未返回其确认信息,则该帧被判为出错或丢失,此时发送方就不得不重新发送出错帧及其后的N 帧。本题收到3号帧的确认,说明0,1,2,3号帧已经收到,丢失的是4,5,6,7号帧,共4帧。因此答案为C 项。

6. 已知定点小数z 的反码为1. 且则必有( )。 A.

B.

C.

D.

【答案】D

7. 下列说法中正确的是( )。

A. 微程序控制方式和硬联线控制方式相比较,前者可以使指令的执行速度更快

B. 若采用微程序控制方式,则可用

D. 指令周期也称为CPU 周期

【答案】C

8. 下列有关I/O接口的叙述中错误的是:( )

A. 状态端口和控制端口可以合用同一寄存器

B.I/O接口中CPU 可访问寄存器,称为I/O端口

C. 采用独立编址方式时,I/O端口地址和主存地址可能相同

D. 采用统一编址方式时,CPU 不能用访存指令访问I/O端口

【答案】D

【解析】采用统一编码方式,存储器和I/O端口共用统一的地址空间,不需要专用的I/O指令,任何对存储器数据进行操作的指令都可用于I/O端口的数据操作。所以D 错误

取代PC C. 控制存储器可以用掩模ROM 、E2PROM 或闪速存储器实现

9. 设文件索引节点中有7个地址项,其中4个地址项为直接地址索引,2个地址项是一级间接地址索引,1个地址项是二级间接地址索引,每个地址项大小为4字节,若磁盘索引块和磁盘数据块的大小均为256字节,则可表示的单个文件最大长度是( )。

A.33KB

B.519KB

C.1057KB

D.16513KB

【答案】C

【解析】4个地址项为直接地址索引,其指向的数据块大小4×256B=lKB,一级间接地址索引可以索引256/4=64个直接地址索引,故2个一级间接地址索引指向的数据块大小为2×64×256B=32KB,二级间接地址索引为256/4×256/4=4096个直接地址索引,故1个二级间接地址索引指向的数据块大小为4096×256B=1024KB,共计1KB+32KB+1024KB=1057KB。

10.对于下列关键字序列,不可能构成某二叉排序树中一条查找路径的序列是( )。

A.95, 22, 91, 24, 94, 71

B.92, 20, 91, 34, 88, 35

C.21, 89, 77, 29, 36, 38

D.12, 25, 71, 68, 33, 34

【答案】A

【解析】各选项对应的查找过程如下图所示,从中看到选项B 、C 、D 对应的查找树都是二叉排序树,只有选项A 对应的查找树不是一棵二叉排序树,因为在以91为根的左子树中出现了比91大的结点94。

二、简答题

11.某总线在一个总线周期中并行传送8个字节的信息,假设一个总线周期等于一个总线时钟周期,总线时钟频率为

12.总线带宽是多少? 【答案】每个总线周期并行传送8字节,则总线带宽为:码是7位,如果设计主存单元字长为32位,指令字长为12位,是否合理? 为什么?

【答案】不合理。