2018年北京师范大学信息科学与技术学院408计算机学科专业基础综合之计算机组成原理考研基础五套测试题
● 摘要
一、简答题
1． CTU 的性能指标有哪些? 其概念是什么？
【答案】把运算器和控制器合在一起称为中央处理机，简称CPU 。其性能指标主要有以下几个方面：
（1）主频：CPU 的时钟频率（CPU Clock Speed）；
（2）内存总线速度：指CPU 与二级（L2）高速缓存和内存之间的通信速度；
（3）扩展总线速度：指安装在微机系统上的局部总线如VESA 或PCI 总线接口卡的工作速度；
（4）工作电压：指CPU 正常工作所需的电压；
（5）地址总线宽度：决定了CPU 可以访问的物理地址空间，对于486以上的微机系统，地址线的宽度为32位，最多可以直接访问4096MB 的物理空间；
（6）数据总线宽度：决定了CPU 与二级高速缓存、内存以及输入/输出设备之间一次数据 传输的信息量。
（7）主频/时钟周期：CPU 的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟，主时钟的频率（f ）叫CPU 的主频，度量单位是MHz （兆赫兹）、GHz （吉赫兹）；
主频的倒数称为CPU 时钟周期（T ），T=l/f，度量单位是
CPU 执行时间=CPU时钟周期数×CPU 时钟周期；
2． 冯•诺依曼型计算机的主要设计思想是什么? 它包括哪些主要组成部分？
【答案】冯. 诺依曼型计算机的主要设计思想是存储程序并按地址顺序执行，它由运算器，控制器，存储器，适配器及I/O设备组成。
3． 总线的一次信息传送过程大致分哪几个阶段? 若采用同步定时协议，请画出读数据的同步时序图。
【答案】总线的一次信息传送过程，大致分为五个阶段：请求总线、总线仲裁、寻址（目的地址）、信息传送、 状态返回（或错误报告）。读数据同步时序图如图所示：
第 2 页，共 32 页 （8）CPU 执行时间：表示CPU 执行一般程序所占用的CPU 时间，可用下式计算：
图 读数据同步时序图
4． 何谓分布式仲裁? 画出逻辑结构示意图进行说明。
【答案】分布式仲裁不需要集中的总线仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有 总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行 比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲 裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础。逻辑结构如图所示：
图 分布式仲裁的逻辑结构示意图
5． 某总线在一个总线周期中并行传送8个字节的信息，假设一个总线周期等于一个总线时钟周期，总线时钟频率为
总线带宽是多少？ 【答案】每个总线周期并行传送8字节，则总线带宽为：
二、分析题
6． 如图是一个二维中断系统，请问：
①在中断情况下，CPU 和设备的优先级如何考虑？请按降序排列各设备的中断优先级。 ②若CPU 现执行设备B 的中断服务程序，IM2, IM1，IMO 的状态是什么？如果CPU 执行设备D 的中断服务程序，IM2，IM1，IMO 的状态又是什么？
③每一级的IM 能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？
第 3 页，共 32 页
④若设备C 一提出中断请求，CPU 立即进行响应，如何调整才能满足此要求？
图
【答案】①在中断情况下，CPU 的优先级最低。各设备优先次序是：A-B-C-D~E-F-G-H-I。 ②执行设备B 的中断服务程序时IM2、IM1、IM0=111; 执行设备D 的中断服务程序时
IM2、IM1、IM0=011。
③每一级的IM 标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的EI （中断允许>标志清“0”，它禁止设备发出中断请求。
④要使C 的中断请求及时得到响应，可将C 从第二级提出，单独放在第三级上，使第二级的优先级最高，即令IM3=0即可。
7． 如图1所示的系统是A 、B 、C 三个设备组成的单级中断结构，它要求CPU 在执行完当前指令时转向对中断请求进行服务。现假设：
图1
为查询链中每个设备的延迟时间；
分别为设备A 、B 、C 的服务程序所需的执行时间；
场所需时间主存的工作周期TM 。试问：
第 4 页，共 32 页 为保存现场和恢复现
相关内容
相关标签