当前位置：问答库＞考研试题

一、简答题

1． 某总线在一个总线周期中并行传送8个字节的信息，假设一个总线周期等于一个总线时钟周期，总线时钟频率为总线带宽是多少？

【答案】每个总线周期并行传送8字节，则总线带宽为：

2． 数字计算机如何分类? 分类的依据是什么？

【答案】数字计算机可分为专用计算机和通用计算机，分类依据是计算机的效率、速度、价格、运行的经济性和适应性。

3． 比较通道、中断三种基本方式的异同点。

的工作效率； 【答案】（1）通道方式是通过执行通道指令来实现输入/输出的，可以实现对外设的统一管理和外设与内存的数 据传送，大大提高了

（2）的，数据传送

速度很快，且传送速率仅受内存访问时间的限制，但它需要更多的硬件，适用于内存和高速外设之间大批数据交 换的场合； 中断方式是通过在响应中断时，转入中断服务程序，执行输入/输出指令来完成输入/输出

的时间开销，但是硬的，一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了

件结构稍微复杂。

4． 说明总线结构对计算机系统性能的影响。

【答案】总线结构对计算机系统的性能影响有以下四点：

（1）简化了硬件的设计。从硬件的角度看，面向总线是由总线接口代替了专门的

由总线规范给出了传输线或信号的规定，并对存储器、设备和

的规定，所以，面向总线的微型计算机设计只要按照这些规定制作插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。

（2）简化了系统结构。整个系统结构清晰，连线少，底板连线可以印刷化。

（3）系统扩充性好。一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的插件；功能扩充 仅仅需要按总线标准设计一些新插件，插件插入机器的位置往往没有严格的限制。这就使系统扩充既简单又快速可靠，而且也便于查错。

方式是由控制器在获得总线控制权后，直接在内存与外设之间实现数据传送接口，如何挂在总线上都作了具体插件、存储器插件以及

（4）系统更新性能好。存储器、接口等都是按总线规约挂到总线上的，故只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，对系统进行更新，且这种更新只需更新需要更新 的插件，其他插件和底板连线一般不需更改。

5． 数字计算机有哪些主要应用？

【答案】数字计算机的主要应用有：科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。

二、分析题

6． 某16位机器所使用的指令格式和寻址方式如下所示，该机有两个20位基值寄存器，四个16位变址寄存器，十六个16位通用寄存器。指令汇编格式中的s （源）、D （目标）都是通用寄存器，M 是主存中的一个单元。

问：（1）处理机完成哪一种操作花的时间最短？

（2）处理机完成哪一种操作花的时间最长？

（3）第②种指令的执行时间有时会等于第③种指令的执行时间吗？

（4）假设第①、②、③种指令的操作码是：

下列情况下每个十六进制指令字分别代表什么操作？

上述指令中有没有编码不对的？如果有，应如何改正才能使其成为处理机能执行的合法指令？

【答案】（1）第①种。因为是RR 型指令，不需要访问存储器。

（2）第②种。因为是RS 型指令，需要访问存储器，同时要通过变址运算或基值运算变换求得有效地址，也需要时间。

（3）小可能。因为第③种指令虽访问存储器。但小需要进行地址变换运算，所以节省了求有

效地址运算的时间开销。

（4）

（a ）代表LDA 指令，正确。把（13CD2） H 的内容取至第15号通用寄存器。

（b ）代表MOV 指令，正确。把6号通用寄存器的内容传送至5号通用寄存器。

（c ）错，改正为（28D6） H ，代表MOV 指令。

（d ）错，改正为（28C2） H ，代表MOV 指令。

7． 设存储器容量为32字，字长64位，模块数m=4, 分别用顺序方式和交叉方式进行组织。存储周期T=200nS, 数据总线宽度为64位，总线传送周期

各是多少？

【答案】信息总量：q ：64位x4=256位顺序存储器与交叉存储器读出4个字的时间分别是：

则顺序存储器带宽为

交叉存储器带宽为

8． 设变量h 放在寄存器

代码。C 赋值语句是；

【答案】虽然C 语句只有一个相加的操作，但是两个操作数均在存储器中，因此需要更多的ARM 指令。首先用取字（LDR ）指令访问存储器单元

存器最后用存字（STR ）指令将寄存器，位移量为然后用ADD 指令将放在寄中的结果写到存储器单元此时寄存器作为基地址数组A 的基值放在寄存器r3, 请将下面c 语句翻译成ARM 汇编语言问顺序存储器和交叉存储器的带宽因ARM 也是字节寻址。3条ARM 汇编语言指令形式如下：

9． 比较同步定时与异步定时的优缺点。

【答案】同步定时协议采用公共时钟，具有较高的传输频率。但由于同步总线必须按最慢的模块来设计公共时钟，当各功能模块存取时间相差很大时，会大大损失总线效率。

异步定时的优点是总线周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块都能连接到同一总线上。但缺点是：总线复杂，成本较高。