问题：
[单选] 在VHDL中（）不能将信息带出对它定义的当前设计单元。
信号。常量。数据。变量。
问题：
[单选] 在VHDL中，为定义的信号赋初值，应该使用（）符号。
=：。=。：=。<=。
问题：
[单选] 在VHDL中，一个设计实体可以拥有一个或多个（）。
设计实体。结构体。输入。输出。
问题：
[填空题] 一般把EDA技术的发展分为（）、（）和（）三个阶段。
问题：
[填空题] EDA设计流程包括（）、（）、（）和（）四个步骤。
问题：
[填空题] EDA设计输入主要包括（）、（）和（）。
问题：
[填空题] 时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真，因此又称为功能（）。
问题：
[填空题] VHDL的数据对象包括（）、（）和（），它们是用来存放各种类型数据的容器。
问题：
[填空题] 图形文件设计结束后一定要通过（），检查设计文件是否正确。
问题：
[填空题] 以EDA方式设计实现的电路设计文件，最终可以编程下到（）和（）芯片中，完成硬件设计和验证。
