题目：基于JTAG标准测试总线的BIT设计

BIT（Built-in Test）就是指系统或设备内部提供的检测、隔离故障的自动测试能力。随着科学技术的飞速发展，需要测试的产品的复杂程度和技术含量越来越高，可测性的问题也越来越为大家所重视。针对常规的电路板BIT技术存在的无法解决现代电子技术发展带来的信息获取、不可接触测试、监测精度诊断定位的精确度与一致性等问题，联合测试工作组（JTAG）提出了边界扫描技术，从而提高了器件的可控性和可观察性，可方便地完成由现代器件组装的电路板的测试。随着边界扫描器件和由它组装的电路板的应用越来越广泛，研究基于边界扫描的板级 BIT 技术具有很重要的意义。论文首先介绍了内建自测试国内外发展现状以及关于边界扫描技术的IEEE1149.1标准。作为一种新兴的测试总线标准，边界扫描技术的研究在我们国家起步较晚，而且现在也基本上只在国防领域以及一些国内的外企中比较注重其应用。JTAG标准部分，论文着重介绍了边界扫描的基本结构和边界扫描测试的基本流程和分类。论文的第二部分给出了基于边界扫描技术的测试系统的总体软硬件设计目标和方案，并在接下来的两部分给出了详细的设计与实现过程。硬件设计中，主机根据测试电路信息生成测试向量，通过串口与测试控制器进行通信。作为测试系统的核心部分，测试控制器由DSP作测试主控器，采用FPGA实现JTAG总线逻辑转换，将测试向量下发到被测对象并将测试响应送交DSP进行故障的分析处理，得到测试结果返还到上位机显示。配合相应的DSP固件程序和上位机应用程序，此测试系统已经通过验证板的验证，可以对被测对象进行符合IEEE1149.1标准的一系列测试。论文第四部分的上位机软件实现中，着重讨论了边界扫描测试向量的生成算法。首先介绍了故障模型以及有关向量生成的一些基本概念，然后总结了现行的两种经典的测试向量生成算法：计数序列算法和走步序列算法，并在此两种算法的基础上提出了一种等权值优化算法。论文最后一部分应用以上几种算法生成的测试向量，对测试验证板进行了测试，取得了预期的测试结果，同时也对各种向量生成算法生成的向量集性能指标进行了实验比较和验证。