题目：基于动态可重构的自恢复容错AES结构设计

随着科技进步社会发展，信息数字化大规模普及，数据信息传输变得更加脆弱，稍有不慎就会遭到各样的外界影响。应用在航空航天领域的数字芯片更是如此，外太空恶劣的环境条件，对芯片的寿命和可靠性造成严重威胁，芯片受到外部辐射，离子冲击等太空干扰发生内部结构损坏是不可避免的，而太空中进行维修几乎是不可能的。芯片一旦发生错误就会造成数据信息丢失，数据传输中断，研究具有自恢复能力的芯片和结构具有重大意义。AES加密算法作为国际加密标准算法，广泛应用在数字通信加密，以及航天加密当中。本文通过研究AES算法的结构特点，设计可重构处理单元和互连开关，组成可重构阵列，并添加冗余资源。在系统受到外界影响，单元结构受到损坏时，通过BIST方式检测，控制互连开关抛弃损坏单元，连接冗余资源，实现AES系统的动态重构，完成自恢复功能。本文的可重构阵列采用二维TORUS拓扑结构，采用4列6行的阵列结构，在每列的6个可重构处理单元损坏数量不超过2个的情况下，选择4列中完好的16个8比特处理单元，通过互连开关完成动态重构。这种重构方式具有比三模冗余更高的灵活性，可以在错误较多的情况下完成自修复功能，通过理论分析，证明了本文的重构设计具有比传统三模冗余更高的可靠性，对航空加密系统结构设计有借鉴意义。系统在FPGA芯片上进行了性能测试，稳定工作频率达到90MHz，数据吞吐率可以达到920Mbit/s，达到AES加密系统要求。