当前位置：问答库＞考研试题

一、综合计算题

1． 三线排队的组合电路框图如图1所示，A 、B 、C 为三路输入信号，队电路，写出逻辑表达式。

为其对应的输

出，电路在同一时间内只允许通过一路信号，且优先的秩序为A 、B 、C ，试用与非门构成三线排

图1

【答案】列真值表如表所示，由真值表得，输出信号

因此，三变量排队电路如图2所示。

表

的逻辑表达式为

图2

2． 请用T 触发器设计并行进位同步三位二进制计数器，应画出状态转换图及原理图。

【答案】（1）3位二进制计数器有8个状态，设分别编码为：

用3个T 触发器实现的状态转换卡诺图如图1所示。

专注考研专业课13年，提供海量考研优质文档！

图1

（

2）由卡诺图化简得状态方程为

将状态方程同T 触发器的特性方程

相比较，得触发器的驱动方程为

（3）根据驱动方程画逻辑图，如图2所示。

图2

3． 用两片74163（4位二进制同步计数器）接成的计数器如图所示。分析它的工作原理，说明它的模数M 。74163功能表如表所列。

图 表

专注考研专业课13年，提供海量考研优质文档！

【答案】两片74163构成8位二进制加法计数电路。 当

时，计数器同步清零，故该计数器从从0开始计数

到01010101（十进制数85），

共86个状态。M=86。

4． 已知倒T 形电阻网络DAC 中的反馈电阻

最大输出电压，

并说明这种DAC 最大输出电压与位数的关系。

【答案】4位DAC 的输出最大电压为

8位DAC 的输出最大电压为

所以最大输出电压随位数的増加而增加

，但增加的幅度不大。

5． 说明图所示电路的名称。计算电路的暂稳时间合理的。

根据计算的

值确定哪一个输入触发信号是

试分别求出4位和8位DAC 的

图

【答案】此电路是555定时器构成的单稳态触发器。计算得到暂稳时间

由此可以确定，第二个触发输入符合单稳态触发器对触发信号低电平宽度的要求，即触发信号的低电平宽度要小于暂稳态时间。若采用第一个触发信号，由于它的低电平宽度达输出应为高电平。当

大于

所以，暂稳态结束后，触发信号仍然存在。此时，因为触发输入为低电平，555定时器的

时，触发输入变为高电平，输出才变为低电平，此时输出是输入的反

相，该电路不能够完成单稳态触发器的逻辑功能。