2017年西北工业大学计算机学院801计算机专业基础考研强化模拟题
● 摘要
一、名词解释
1． 时间并行
【答案】时间并行即时间重叠。让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以 加快硬件周转而赢得处理速度。其实质就是把一件工作按功能分割为若干个相互联系的部分，每一部分指定专门 的部件完成，各部分执行过程在时间上重叠起来，使所有部件依次分工合作完成完整的工作。典型应用就是流水 线技术。
2． SMP
【答案】机系统：
①有两个以上功能相似的处理机。 ②这些处理机共享同一主存和③所有处理机共享对通道。
④所有处理机能完成同样的功能。 ⑤系统被一个集中式操作系统文件级和数 据元素级的交互。
控制。
提供各处理机及其程序之间的作业级、任务级、
设施，以总线或其他内部连接机制互连在一起；这样，存
储器存取时间 对每个处理机都是大致相同的。
设备的访问，或通过同一通道，或通过提供到同一设备路径的不同
既指计算机硬件体系结构，也指反映此体系结构的操作系统行为。
定义为具
有如下特征的独立计算
二、简答题
3． 什么是内存? 什么是外存? 什么是CTU? 什么是适配器? 简述其功能。
【答案】（1）内存是指计算机内部的半导体存储器；半导体存储器的存储容量有限，因此计算机中又配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。内存和外存共同用来保存二进制数据。
（2）把运算器和控制器合在一起称为中央处理器，简称CPU 。它用来控制计算机及进行算术逻辑运算。
（3）适配器是指连接主机与外设的一个中间电路，也称作接口，其作用相当于一个转换器，它可以保证外围设备用计算机系统特性所要求的形式发送或接收信息。
4． 比较总线和标准的性能特点。
【答案】（1
）
总线是当前使用的总线，是一个高带宽且与处理器无关的标准总线，又是
第 2 页，共 22 页
重要的层次总线。它采用同步定时协议和集中式仲裁策略，并具有自动配置能力，适合于低成本
的小系统，因此在微型机系统中得到 了广泛的应用。
（2）正在发展的
标准，追求高端服务器市场的最新
规范，是一种基于开关的体
总线，数
系结构，可连接多达64000个服务器、存储系统、网络设备，能替代当前服务器中的
据传输率达30GB/S，因此适合于高成本的较大规模计算机系统。
5． 总线的一次信息传送过程大致分哪几个阶段? 若采用同步定时协议，请画出读数据的同步时序图。
【答案】总线的一次信息传送过程，大致分为五个阶段：请求总线、总线仲裁、寻址（目的地址）、信息传送、 状态返回（或错误报告）。读数据同步时序图如图所示：
图 读数据同步时序图
6． 在虚存实现过程中，有些页面会在内存与外存之间被频繁地换入和换出，使系统效率急剧下降。这种现 象称为颠簸。请解释产生颠簸的原因，并说明防止颠簸的办法。
【答案】产生颠簸的原因主要有： （1）分配的页面数太少； （2）替换策略不佳。 防止颠簸的办法：
（1）适当增加分配给用户程序的页面数； （2）选取
或更好的替换策略。
总线周期的异同点。
总线周期用于对接口中的端口进行读写。
7． 说明存储器总线周期与
【答案】存储总线周期用于对内存读写，
三、综合应用题
8． 某计算机的主存地址空间大小为256MB ，按字节编址，指令Cache 和数据Cache 分离，均有8个Cache 行，每个Cache 行大小为64B ，数据Cache 采用直接映射方式。现有两个功能相同的程序A 和B ，其伪代码如下所本：程序A :程序B :
第 3 页，共 22 页
假定int 类型数据用32位补码表示，程序编译时i ，j ，sum 均分配在寄存器中，数组a 按行优先方式存放，首地址320（十进制数）。请回答下列问题，要求说明理由或给出计算过程。
（1）若不考虑用于Cache —致性维护和替换算法的控制位，贝U 数据Cache 的总容量为多少？ （2）数组数据a[0][31]和a[l][l]各自所在的主存块对应的Cache 行号分别是多少（Cache 行号从0开始）？
（3）程序A 和B 的数据访问命中率各是多少? 哪个程序的执行时间更短？ 【答案】
（1）每个Cache 行对应一个标记项，标记项包括有效位、脏位、替换控制位以及标记位。由主存空间大小为256M 可知地址总长度为28位，其中块内地址为_效位，数据Cache 共有8行，故Cache 的总容量为8*（64+20/8）B=532B
（2）数组a 在主存的存放位置及其与Cache 之间的映射关系如下图所示：
位，Cache
块号为
位，不考虑一致性维护和替换算法的控制位，则Tag 的位数为28-6-3=19位，还需一位有
图
数组按行优先方式存放，首地址为320，数组元素占4个字节。a[0][31]所在的主存块对应的Cache 行号为（320+31*4）/64=6；a[l][l]所在的主存块对应的Cache 行号为（320+256*4+1*4）/64%8=5。
（3）数组a 的大小为逐行访问数组a ，共需访问的次数为程序A 的数据访问命中率为
个主存块，按行优先存放，程序A
次，每个字块的第一个数未面中，因此未面中次数为
次，
Cache 总容量为64B*8=512B，数组a —行
第 4 页，共 22 页