题目：修正通道译码器测试系统设计

本文的研究目的是研制一种新型的修正通道译码器测试系统，能够高效、可靠地完成对修正通道译码器的综合测试。文中首先说明了修正通道译码器在主动雷达型空对空导弹中的地位和重要作用，体现了测试系统的重要性；然后对修正通道译码器整体结构及工作原理进行了充分的分析。并在此基础上制定了合理的测试方案。硬件系统主要是基于PCI总线接口搭建的C25总线控制板和译码器检测模拟板，由于以FPGA为核心，电路设计相对的简单，主要的难点在各个信号的驱动及隔离。FPGA内部的时序逻辑用verilog语言来实现，C25总线接口控制板完成TMS320C25总线的时序的模拟和运行控制，包括了PCI内核，TMS320C25的总线时序逻辑，以及运行控制时序逻辑，译码器测试模拟板则实现了IIC时序逻辑、计数器时序逻辑、帧信息生成逻辑等。基于VC++设计了应用软件，对一些测试按钮进行了特别的设计以防止误操作，特别对用户界面做了处理，使其变得更加的友好，测试结果的显示相对明显。还采用了数据库，办公自动化等技术，对测试结果实现了保存、查询、打印等的功能。经实际使用表明，测试系统运行稳定，准确可靠，操作维护方便，各项指标均满足设计要求。