● 摘要
集成电路设计规模的增加、电路复杂性的大幅度提高和制造工艺的变革给集成电路测试和封装带来极大挑战。芯片面积的减小和频率的不断提高使得串扰故障成为集成电路测试需要考虑的新问题。ATE测试机台是集成电路测试的主要设备，研究清楚测试机台的分类、测试的流程、待测试的参数、机台的软硬件环境和使用方法对于国家集成电路人才培养基地的进一步发展建设非常重要。随着集成电路封装技术的发展，封装已经成为力学、热学、电学、材料学等多领域交叉的复合学科。封装对于芯片性能的影响不可忽视，为了满足面积更小、速度更快、功耗更小的目标，将多个芯片堆叠封装于一个管壳中的SIP技术是目前的研究热点，也成为将来芯片封装技术发展的必然趋势。本文首先阐述了集成电路测试封装领域的研究现状，说明课题研究的背景和意义。然后总结并简要介绍了集成电路测试领域已经成熟的逻辑故障模型和现有的组合电路和时序电路的测试生成技术。编程实现串扰测试向量生成算法并给出仿真结果。随后介绍了数字集成电路测试流程，ATE的结构和测试中的使用方法，给出数字芯片的参数测试方案和测试结果。最后为北斗二代导航项目多芯片组的单管壳封装仿真设计摸索方法，使用Allegro Package Designer软件进行模型仿真设计并给出设计结果。