当前位置：问答库＞考研试题

一、选择题

1． 主存储器和CPU 之间増加cache 的目的是（ ）。

A. 解决CPU 和主存之间的速度匹配问题

B. 扩大主存储器的容量

C. 扩大CPU 中通用寄存器的数量

D. 既扩大主存容量又扩大CPU 通用寄存器数量

【答案】A

2． 某计算机存储器按字节编址，主存地址空间大小为64MB ，现用4Mx8位的RAM 芯片组成32MB 的主存储器，则存储器地址寄存器MAR 的位数至少是（ ）。

A.22位

B.23位

C.25位

D.26位

【答案】D

【解析】虽然实际的主存储器（RAM 区）只有32MB , 但不排除还有ROM 区，考虑到存储器扩展的需要，MAR 应保证能访问到整个主存地址空间。因为主存的地址空间大小为64MB ，所以MAR 的位数至少需要26位。

3． 下面关于RISC 技术的描述中，正确的是（ ）。

A. 采用RISC 技术后，计算机的体系结构又恢复到早期的比较简单的情况

B. 为实现兼容，新设计的RISC 是从原来的CISC 系统的指令系统中挑选一部分实现的

C.RISC 的主要目标是减少指令数

D.RISC 设有乘、除法指令和浮点运算指令

【答案】C

4． 某计算机主频为，其指令分为4类，它们在基准程序中所占比例及CPI 如下表所示。

该机的MIPS 数是（ ）

A.100

B.200

C.400

D.600

【答案】C

【解析】基准程序的计算机的主频为为1200MHz ，该机器的MIPS 为1200/3=400。

5． 对给定的关键字序列110，119, 007, 911，114, 120, 122进行基数排序，贝樵2趟分配收集后得到的关键字序列是（ ）

A.007, 110, 119, 114, 911, 120, 122

B.007, 110, 119, 114, 911, 122, 120

C.007, 110, 911, 114, 119, 120, 122

D.110, 120, 911, 122, 114, 007, 119

【答案】C

【解析】基数排序的第1趟排序是按照个位数字来排序的，第2趟排序是按然十位数字的大小进行排序的，故答案是C 选项。

6． 已知一棵有2011个结点的树，其叶结点个数为116, 该树对应的二叉树中无右孩子的结点个数是（ ）。

A.115

B.116

C.1895

D.1896

【答案】D

【解析】每个非终端结点转换成二叉树后都对应一个无右孩子的结点（因为一个非终端结点至少有一个孩子结点，其最右边的孩子结点转换成二叉树后一定没有右孩子），另外，树根结点转换成二叉树后也没有右孩子。题目中树的总结点数是2011，叶结点个数是116, 则非终端结点个数是2011-116=1895, 则该树对应的二叉树中无右孩子的结点个数是1895+1=1896。

7． 对一组数据（2，12，16，88，5，10）进行排序，若前三趟排序结果如下：

第一趟：2，12，16，5，10，88

第二趟：2，12，5，10，16，88

第三趟：2，5，10，12，16，88

则采用的排序方法可能是（ ）。

A. 起泡排序

B. 希尔排序

C. 归并排序

D. 基数排序

【答案】A

【解析】题目中所给的三趟排序过程，显然是使用起泡排序方法，每趟排序时从前往后依次比较，使大值“沉底”。希尔排序的基本思想是：先对序列进行“宏观调整”，待序列中的记录“基本有序”时再进行直接插入排序。宏观调整的方法是：通过某种规则将大的待排序序列分割为若干小的待排序序列，再依次对这些小的序列直接插入排序。宏观调整可以多次，每次分割的序列数逐渐増多，而每个序列中所包含的元素数逐渐减少。归并排序的基本操作是将多个小的有序序列合并为一个大的有序序列，然后“逐趟归并”，直至整个序列为有序为止。基数排序是分配排序的一种，这类排序不是通过关键字比较，而是通过“分配”和“收集”过程来实现排序的。本题中，很容易看出大值逐渐“沉底”，显然使用的是起泡排序法。

8． 下列存储器中，在工作期间需要周期性刷新的是（ ）。

A.SRAM

B.SDRAM

C.ROM

D.FLASH

【答案】B

【解析】动态随机存储器（DRAM ）是利用存储元电路中栅极电容上的电荷来存储信息的，

电容上的电荷一般只能维持因此即使电源不掉电，信息也会自动消失。为此，每隔一定时间必须刷新。

9． 某同步总线的时钟频率为100MHz , 宽度为32位，±也址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（ ）.

A.20ns

B.40ns

C.50ns

D.80ns

【答案】C 。

【解析】总线的时钟频率为100MHz ，贝U 时钟周期为10ns 。数据是128位，总线宽度是32位，所以需要4个时钟周期，而传输地址还需要一个周期，所以传输一个128位的数据至少需要5个时钟周期，所以至少需要