题目：时分长期演进基站中数字上变频模块的设计与实现

本课题来源于中国普天信息技术研究院真实项目，该项目旨在研发TD-LTE（时分长期演进）数字基站。本课题针对的是开发基站的RRU（射频拉远单元）设备中的DUC（数字上变频）模块。该模块位于RRU设备上的FPGA芯片中。本课题的具体内容为借助Matlab软件中的simulink工具以及Xilinx公司的System Generator工具完成数字上采样功能，使用verilog语言编写周边模块以及实例化数字上采样模块，由Xilinx公司的ISE开发环境生成比特流文件下载到FPGA芯片。

数字上采样模块是本课题的核心部分，其上采样功能由基于多项滤波技术的半带滤波器来完成，实现半带滤波器级联来提高基带传入的数据的采样率这一目的。对于带外抑制度的指标要求由同样级联起来的一级低通滤波来完成。

经过将比特流下载到FPGA芯片在真实的环境下进行验证，满足射频部门给出的指标分解的要求。