当前位置:问答库>考研试题

2017年西南交通大学信息科学与技术学院861电子技术基础一之电子技术基础-数字部分考研冲刺密押题

  摘要

一、简答题

1. 由可编程逻辑阵列构成的组合逻辑电路如图所示。

(1)写出的逻辑函数表达式;

(2)列出输入输出的真值表;

(3)说明电路的逻辑功能。

【答案】⑴

(2)电路的真值表如表所示。

(3)为1位全加器。A 、5分别为加数和被加数,C 为低位进位信号。

高位的进位。

2. (1)指出图(a )所示触发器的触发方式。(其中

当CP=1时,开关接通)

(2)分析图(b )所示触发器的工作原理,指出其触发方式。 为本位和,为向为一开关,当CP=0时,开关断开;

(3)有如图(C )所示输入波形加在(1)、(2)所示的触发器上,画出它们的输出波形。

【答案】(1)这是一个D 型锁存器。

当CP=0时,左边的传输开关断开,右边的传输开关接通,状态保持不变, 当CP=1时,右边的传输开关断开,左边的传输开关接通,输入信号D 能传输到输出端

因此该触发器是电平触发。

(2)这是一个由2个D 锁存器构成的主从CMOS 触发器:左边一个是主触发器,右边一个是从触发器。

当CP=0时,主触发器接收来自D 的数据,从触发器锁存,输出端Q ,

显然,这是一个正边沿触发的D 型触发器。

(3)设电路的初始状态为1,则输出波形如图(d )所示,其中

出波形,是第(2)小题电路的输出波形。

的状态保持不变。 当CP=1时,主触发器锁存,锁存到达主触发器输出端的输入数据D ,从触发器接收数据

,是第(1)小题电路的输

3. 化简逻辑函数,且AB+AC=0, 并用与非门实现该逻辑。

【答案】根据题意,列出卡诺图如图(a )所示,化简卡诺图得:

故可以画出用与非门实现的逻辑图,如图(b )所示。

4. 设被采集信号的最高频率为幅度变化范围要求AD 转换器的分辨率优于5mV 。你认为从逐次逼近型、双积分型及高速并行的AD 转换器中选择哪种最为合理?为什么?通过计算说明AD 转换器的位数至少应为多少?

【答案】

已知输入信号频率为

本高;因此选用逐次逼近型ADC 。

根据题意可知,

AD 转换位数n 应满足因此选择转换器的位数为n=10bit。 ,

则采样频率应为,逐次逼近型ADC 采样频率可达到50kHz 左右,所需转换时间约为20叫;双积分型转换速度不够,高速ADC 的成